91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

搜索歷史

清空
搜索熱詞
      0
      • 聊天消息
      • 系統(tǒng)消息
      • 評論與回復
      VIP于 到期 續(xù)費
      登錄后你可以
      • 下載海量資料
      • 學習在線課程
      • 觀看技術(shù)視頻
      • 寫文章/發(fā)帖/加入社區(qū)
      會員中心
      創(chuàng)作中心
      發(fā)布
      創(chuàng)作活動

      完善資料讓更多小伙伴認識你，還能領(lǐng)取20積分哦，立即完善>

      3天內(nèi)不再提示

      FPGA設(shè)計論壇

      文章：504 被閱讀：183.5w 粉絲數(shù)：79 關(guān)注數(shù)：0 點贊數(shù)：31

      廣告

      Xilinx Shift RAM IP概述和主要功能

      Xilinx Shift RAM IP 是 AMD Xilinx 提供的一個 LogiCORE IP....
      的頭像 FPGA設(shè)計論壇 發(fā)表于 05-14 09:36 ?1059次閱讀

      芯片設(shè)計之握手協(xié)議

      本文主要介紹握手的基本概念，讀者可通過該篇文章對握手有個基本概念。
      的頭像 FPGA設(shè)計論壇 發(fā)表于 05-14 09:16 ?1216次閱讀
      芯片設(shè)計之握手協(xié)議

      AXI協(xié)議規(guī)范總結(jié)

      寫數(shù)據(jù)通道從主設(shè)備傳輸數(shù)據(jù)到從設(shè)備，在寫傳輸時，從設(shè)備使用寫響應(yīng)通道通知主設(shè)備傳輸完成。
      的頭像 FPGA設(shè)計論壇 發(fā)表于 05-12 09:44 ?3243次閱讀
      AXI協(xié)議規(guī)范總結(jié)

      vivado IP核cordic中sin和cos的計算

      Architectural Configuration選擇為并行模式，具有單周期數(shù)據(jù)吞吐量和較大的硅....
      的頭像 FPGA設(shè)計論壇 發(fā)表于 05-03 18:16 ?1613次閱讀
      vivado IP核cordic中sin和cos的計算

      verilog模塊的調(diào)用、任務(wù)和函數(shù)

      在做模塊劃分時，通常會出現(xiàn)這種情形，某個大的模塊中包含了一個或多個功能子模塊，verilog是通過模....
      的頭像 FPGA設(shè)計論壇 發(fā)表于 05-03 10:29 ?1558次閱讀
      verilog模塊的調(diào)用、任務(wù)和函數(shù)

      在Vivado調(diào)用MIG產(chǎn)生DDR3的問題解析

      下面是調(diào)用的DDR3模塊的，模塊的倒數(shù)第二行是，模塊的時鐘輸入，時鐘源來自PLL產(chǎn)生的系統(tǒng)時鐘的倍頻....
      的頭像 FPGA設(shè)計論壇 發(fā)表于 05-03 10:21 ?1527次閱讀
      在Vivado調(diào)用MIG產(chǎn)生DDR3的問題解析

      Vivado 2018.3軟件的使用教程

      大家好，歡迎來到至芯科技FPGA煉獄營地，準備開啟我們的偉大征程！正所謂“兵馬未動，糧草先行”，戰(zhàn)前....
      的頭像 FPGA設(shè)計論壇 發(fā)表于 04-30 14:14 ?3365次閱讀
      Vivado 2018.3軟件的使用教程

      FPGA EDA軟件的位流驗證

      位流驗證，對于芯片研發(fā)是一個非常重要的測試手段，對于純軟件開發(fā)人員，最難理解的就是位流驗證。在FPG....
      的頭像 FPGA設(shè)計論壇 發(fā)表于 04-25 09:42 ?2408次閱讀
      FPGA EDA軟件的位流驗證

      Xilinx Ultrascale系列FPGA的時鐘資源與架構(gòu)解析

      Ultrascale是賽靈思開發(fā)的支持包含步進功能的增強型FPGA架構(gòu)，相比7系列的28nm工藝，U....
      的頭像 FPGA設(shè)計論壇 發(fā)表于 04-24 11:29 ?2581次閱讀
      Xilinx Ultrascale系列FPGA的時鐘資源與架構(gòu)解析

      FPGA時序約束之設(shè)置時鐘組

      Vivado中時序分析工具默認會分析設(shè)計中所有時鐘相關(guān)的時序路徑，除非時序約束中設(shè)置了時鐘組或fal....
      的頭像 FPGA設(shè)計論壇 發(fā)表于 04-23 09:50 ?1320次閱讀
      FPGA時序約束之設(shè)置時鐘組

      Verilog仿真事件中的延時分析

      在實際電路中存在兩種延遲，慣性延遲 (Inertial delay) 和傳導延遲 (Transpor....
      的頭像 FPGA設(shè)計論壇 發(fā)表于 04-18 09:54 ?1261次閱讀
      Verilog仿真事件中的延時分析

      ZYNQ FPGA的PS端IIC設(shè)備接口使用

      zynq系列中的FPGA，都會自帶兩個iic設(shè)備，我們直接調(diào)用其接口函數(shù)即可運用。使用xilinx官....
      的頭像 FPGA設(shè)計論壇 發(fā)表于 04-17 11:26 ?2124次閱讀
      ZYNQ FPGA的PS端IIC設(shè)備接口使用

      Vivado HLS設(shè)計流程

      為了盡快把新產(chǎn)品推向市場，數(shù)字系統(tǒng)的設(shè)計者需要考慮如何加速設(shè)計開發(fā)的周期。設(shè)計加速主要可以從“設(shè)計的....
      的頭像 FPGA設(shè)計論壇 發(fā)表于 04-16 10:43 ?1608次閱讀
      Vivado HLS設(shè)計流程

      RISC-V五級流水線CPU設(shè)計

      本文實現(xiàn)的CPU是一個五級流水線的精簡版CPU(也叫PCPU，即pipeline)，包括IF(取指令....
      的頭像 FPGA設(shè)計論壇 發(fā)表于 04-15 09:46 ?1721次閱讀
      RISC-V五級流水線CPU設(shè)計

      在testbench中如何使用阻塞賦值和非阻塞賦值

      本文詳細闡述了在一個testbench中，應(yīng)該如何使用阻塞賦值與非阻塞賦值。首先說結(jié)論，建議在tes....
      的頭像 FPGA設(shè)計論壇 發(fā)表于 04-15 09:34 ?1202次閱讀
      在testbench中如何使用阻塞賦值和非阻塞賦值

      Verilog編寫規(guī)范

      用最右邊的字符下劃線代表低電平有效,高電平有效的信號不得以下劃線表示,短暫的有效信號建議采用高電平有....
      的頭像 FPGA設(shè)計論壇 發(fā)表于 04-11 09:36 ?1086次閱讀

      DDR3 SDRAM配置教程

      DDR3 SDRAM(Double-Data-Rate ThreeSynchronous Dynam....
      的頭像 FPGA設(shè)計論壇 發(fā)表于 04-10 09:42 ?4161次閱讀
      DDR3 SDRAM配置教程

      基于FPGA的FIFO實現(xiàn)

      FIFO(First in First out)為先進先出隊列，具有存儲功能，可用于不同時鐘域間傳輸....
      的頭像 FPGA設(shè)計論壇 發(fā)表于 04-09 09:55 ?1445次閱讀
      基于FPGA的FIFO實現(xiàn)

      一文詳解AXI DMA技術(shù)

      AXI直接數(shù)值存取（Drect Memory Access，DMA）IP核在AXI4內(nèi)存映射和AXI....
      的頭像 FPGA設(shè)計論壇 發(fā)表于 04-03 09:32 ?2503次閱讀
      一文詳解AXI DMA技術(shù)

      一文詳解Video In to AXI4-Stream IP核

      Video In to AXI4-Stream IP核用于將視頻源(帶有同步信號的時鐘并行視頻數(shù)據(jù)，....
      的頭像 FPGA設(shè)計論壇 發(fā)表于 04-03 09:28 ?2744次閱讀
      一文詳解Video In to AXI4-Stream IP核

      FPGA在數(shù)字化時代的主要發(fā)展趨勢

      隨著數(shù)字化時代的飛速發(fā)展，人工智能（AI）、大數(shù)據(jù)分析、自動駕駛等新興領(lǐng)域的需求不斷攀升。FPGA作....
      的頭像 FPGA設(shè)計論壇 發(fā)表于 04-02 09:49 ?1717次閱讀
      FPGA在數(shù)字化時代的主要發(fā)展趨勢

      詳解Zynq中的SPI控制器

      本文簡單介紹Zynq中的SPI控制器。本文將“master”稱為“主機”；將“slave”稱為“從機....
      的頭像 FPGA設(shè)計論壇 發(fā)表于 03-31 10:35 ?1873次閱讀
      詳解Zynq中的SPI控制器

      Zynq7000處理器的配置詳解

      添加好ZYNQ7 Processing System IP核后，需要對其進行配置，雙擊彈出如下窗口。....
      的頭像 FPGA設(shè)計論壇 發(fā)表于 03-27 09:37 ?2593次閱讀
      Zynq7000處理器的配置詳解

      FPGA學習筆記

      線網(wǎng)類型表示硬件電路元件之間實際存在的物理連線，有很多種：wire、tri、wor等等，當然日常使用....
      的頭像 FPGA設(shè)計論壇 發(fā)表于 03-27 09:34 ?1388次閱讀
      FPGA學習筆記

      基于Verilog語言實現(xiàn)CRC校驗

      CRC即循環(huán)冗余校驗碼：是數(shù)據(jù)通信領(lǐng)域中最常用的一種查錯校驗碼，其特征是信息字段和校驗字段的長度可以....
      的頭像 FPGA設(shè)計論壇 發(fā)表于 03-24 10:36 ?2515次閱讀
      基于Verilog語言實現(xiàn)CRC校驗

      一文詳解Vivado時序約束

      Vivado的時序約束是保存在xdc文件中，添加或創(chuàng)建設(shè)計的工程源文件后，需要創(chuàng)建xdc文件設(shè)置時序....
      的頭像 FPGA設(shè)計論壇 發(fā)表于 03-24 09:44 ?4821次閱讀
      一文詳解Vivado時序約束

      一文詳解Verilog HDL

      Verilog HDL（Hardware Description Language）是一種硬件描述語....
      的頭像 FPGA設(shè)計論壇 發(fā)表于 03-17 15:17 ?4286次閱讀
      一文詳解Verilog HDL

      千兆網(wǎng)絡(luò)PHY芯片RTL8211E的實踐應(yīng)用

      以太網(wǎng)MAC模塊負責實現(xiàn)以太網(wǎng)MAC子層的功能，完成802.3ab的數(shù)據(jù)封裝與解封。其同時負責適配硬....
      的頭像 FPGA設(shè)計論壇 發(fā)表于 03-17 13:56 ?8958次閱讀
      千兆網(wǎng)絡(luò)PHY芯片RTL8211E的實踐應(yīng)用

      基于FPGA的DS18B20數(shù)字溫度傳感器測溫實例

      本文將使用三段式狀態(tài)機（Moore型）的寫法來對DS18B20進行測溫操作，以便了解DS18B20和....
      的頭像 FPGA設(shè)計論壇 發(fā)表于 03-17 11:06 ?2449次閱讀
      基于FPGA的DS18B20數(shù)字溫度傳感器測溫實例

      AXI接口FIFO簡介

      AXI接口FIFO是從Native接口FIFO派生而來的。AXI內(nèi)存映射接口提供了三種樣式：AXI4....
      的頭像 FPGA設(shè)計論壇 發(fā)表于 03-17 10:31 ?2117次閱讀
      AXI接口FIFO簡介