91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

搜索歷史

清空
搜索熱詞
      0
      • 聊天消息
      • 系統(tǒng)消息
      • 評論與回復
      VIP于 到期 續(xù)費
      登錄后你可以
      • 下載海量資料
      • 學習在線課程
      • 觀看技術視頻
      • 寫文章/發(fā)帖/加入社區(qū)
      會員中心
      創(chuàng)作中心
      發(fā)布
      創(chuàng)作活動

      完善資料讓更多小伙伴認識你，還能領取20積分哦，立即完善>

      3天內(nèi)不再提示

      FPGA設計論壇

      文章：505 被閱讀：184.6w 粉絲數(shù)：79 關注數(shù)：0 點贊數(shù)：31

      廣告

      探究關于數(shù)字電路的一些基礎知識

      1.常用門電路圖 2.邏輯代數(shù)的基本定理----化簡時比較好用 反演定理：對于任意一個邏輯式 Y，若....
      的頭像 FPGA設計論壇 發(fā)表于 10-11 15:04 ?5722次閱讀
      探究關于數(shù)字電路的一些基礎知識

      簡述FPGA時鐘約束時鐘余量超差解決方法

      在設計FPGA項目的時候，對時鐘進行約束，但是因為算法或者硬件的原因，都使得時鐘約束出現(xiàn)超差現(xiàn)象，接....
      的頭像 FPGA設計論壇 發(fā)表于 10-11 14:52 ?4402次閱讀
      簡述FPGA時鐘約束時鐘余量超差解決方法

      FPGA時序約束的概念和基本策略

      A 時序約束的概念和基本策略 時序約束主要包括周期約束（FFS到FFS，即觸發(fā)器到觸發(fā)器）和偏移約束....
      的頭像 FPGA設計論壇 發(fā)表于 09-30 15:17 ?6070次閱讀

      FPGA如何使用RAM分區(qū)循環(huán)移位法實現(xiàn)解交織器

      本文分析了卷積交織和解交織的基本原理，然后采用Altera 的FPGA器件，用RAM分區(qū)循環(huán)移位法來....
      的頭像 FPGA設計論壇 發(fā)表于 09-28 17:53 ?3590次閱讀

      eFPGA能針對特定子市場或相鄰市場量身打造SoC

      嵌入式FPGA (eFPGA)由于可為人工智能(AI)工作負載提供支持與靈活度，這項業(yè)務正開始掀起波....
      的頭像 FPGA設計論壇 發(fā)表于 09-28 17:50 ?2090次閱讀

      如何檢測集成電路的好壞

      一、不在路檢測 這種方法是在ｉｃ未焊入電路時進行的，一般情況下可用測量各引腳對應于接地引腳之間的正、....
      的頭像 FPGA設計論壇 發(fā)表于 09-28 17:47 ?4548次閱讀

      EDA技術進行系統(tǒng)的設計的幾個特點

      EDA技術進行系統(tǒng)的設計，具有以下幾個特點： 1. 軟件硬化，硬件軟化 軟件硬化是指所有的軟件設計最....
      的頭像 FPGA設計論壇 發(fā)表于 09-28 17:19 ?13996次閱讀

      System Verilog與verilog的對比

      SystemVerilog語言簡介 SystemVerilog是一種硬件描述和驗證語言（HDVL），....
      的頭像 FPGA設計論壇 發(fā)表于 09-28 17:12 ?4632次閱讀

      采用FPGA協(xié)處理器實現(xiàn)算法加速教程

      當今的設計工程師受到面積、功率和成本的約束，不能采用GHz級的計算機實現(xiàn)嵌入式設計。在嵌入式系統(tǒng)中，....
      的頭像 FPGA設計論壇 發(fā)表于 09-28 10:38 ?4885次閱讀
      采用FPGA協(xié)處理器實現(xiàn)算法加速教程

      介紹3種方法跨時鐘域處理方法

      跨時鐘域處理是FPGA設計中經(jīng)常遇到的問題，而如何處理好跨時鐘域間的數(shù)據(jù)，可以說是每個FPGA初學者....
      的頭像 FPGA設計論壇 發(fā)表于 09-18 11:33 ?23421次閱讀
      介紹3種方法跨時鐘域處理方法

      FPGA中同步異步時鐘域信號的處理

      最常用的約束有IO管腳位置約束和電平幅度約束，這個很好理解。另外，就是對時鐘網(wǎng)絡約束。這個是很重要的....
      的頭像 FPGA設計論壇 發(fā)表于 09-13 09:29 ?7514次閱讀

      你們知道FIFO最小深度計算嗎

      FIFO 最小深度計算 例子 - 1：f_wr 》 f_rd，連續(xù)讀寫 寫時鐘80MHz。 讀時鐘5....
      的頭像 FPGA設計論壇 發(fā)表于 09-10 09:23 ?2693次閱讀
      你們知道FIFO最小深度計算嗎

      在FPGA設計中FIFO的使用技巧

      FIFO是在FPGA設計中使用的非常頻繁，也是影響FPGA設計代碼穩(wěn)定性以及效率等得關鍵因素。在數(shù)據(jù)....
      的頭像 FPGA設計論壇 發(fā)表于 09-09 11:15 ?7895次閱讀

      FPGA中ROM與RAM相關知識匯總

      一、基本概念 最熟悉的兩個詞語應該是RAM與ROM，RAM（Random Access Memory....
      的頭像 FPGA設計論壇 發(fā)表于 09-08 11:12 ?9015次閱讀

      FPGA芯片配置分類及配置方式

      廣義的來說，F(xiàn)PGA的配置包括直接使用下載電纜對FPGA器件進行編程、對外部EEPROM和FLASH....
      的頭像 FPGA設計論壇 發(fā)表于 09-06 09:41 ?7645次閱讀

      FPGA的硬件架構和工作原理

      一、FPGA的硬件架構和工作原理 1.1早期的PROM技術實現(xiàn) 在上世紀60年代以后，小規(guī)模集成電路....
      的頭像 FPGA設計論壇 發(fā)表于 08-10 16:41 ?6238次閱讀
      FPGA的硬件架構和工作原理

      VHDL與Verilog硬件描述語言如何用TestBench來進行仿真

      VHDL與Verilog硬件描述語言在數(shù)字電路的設計中使用的非常普遍，無論是哪種語言，仿真都是必不可....
      的頭像 FPGA設計論壇 發(fā)表于 08-04 14:16 ?4875次閱讀

      異步FIFO用格雷碼的原因有哪些

      異步FIFO通過比較讀寫地址進行滿空判斷，但是讀寫地址屬于不同的時鐘域，所以在比較之前需要先將讀寫地....
      的頭像 FPGA設計論壇 發(fā)表于 08-04 14:05 ?5239次閱讀

      FPGA設計中的電源管理

      過去，F(xiàn)PGA設計者主要關心時序和面積使用率問題。但隨著FPGA不斷取代ASSP和ASIC器件，設計....
      的頭像 FPGA設計論壇 發(fā)表于 07-28 10:39 ?6414次閱讀

      簡述低功耗FPGA設計技術

      芯片對功耗的苛刻要求源于產(chǎn)品對功耗的要求。集成電路的迅速發(fā)展以及人們對消費類電子產(chǎn)品的需求日新月異，....
      的頭像 FPGA設計論壇 發(fā)表于 07-28 10:30 ?5156次閱讀

      基于SDRAM控制器軟核的Verilog設計

      目前，在很多通信芯片及系統(tǒng)的開發(fā)中，常常需要用到存儲容量大、讀寫速度高的存儲器。在各種隨機存儲器件中....
      的頭像 FPGA設計論壇 發(fā)表于 06-30 09:16 ?3548次閱讀
      基于SDRAM控制器軟核的Verilog設計

      怎樣去設計一種基于FPGA的以太網(wǎng)數(shù)據(jù)傳輸硬件？

      本文研究的是基于FPGA的以太網(wǎng)的MAC層數(shù)據(jù)處理，目的是能廣泛應用于多種嵌入式網(wǎng)絡設備的前端設計，....
      的頭像 FPGA設計論壇 發(fā)表于 06-26 12:47 ?5618次閱讀
      怎樣去設計一種基于FPGA的以太網(wǎng)數(shù)據(jù)傳輸硬件？

      ARM、DSP、FPGA它們有什么區(qū)別？

      ARM（Advanced RISC Machines）是微處理器行業(yè)的一家知名企業(yè)，設計了大量高性能....
      的頭像 FPGA設計論壇 發(fā)表于 06-25 17:08 ?6663次閱讀

      怎么用具有內(nèi)部數(shù)字濾波器的高速ADC簡化AFE濾波呢

      傳統(tǒng)的工業(yè)數(shù)據(jù)采集設計通常需要對模數(shù)轉換器 （ADC） 之前的模擬前端 （AFE） 進行復雜的濾波處....
      的頭像 FPGA設計論壇 發(fā)表于 06-22 09:54 ?3956次閱讀
      怎么用具有內(nèi)部數(shù)字濾波器的高速ADC簡化AFE濾波呢

      PCI總線如何與中斷控制器的信號相連？

      PCI總線使用INTA#、INTB#、INTC#和INTD#信號向處理器發(fā)出中斷請求。
      的頭像 FPGA設計論壇 發(fā)表于 06-21 16:10 ?2436次閱讀