PCIE與上位機(jī)調(diào)試流程
PCIE是一種用于連接計(jì)算機(jī)內(nèi)部各個(gè)組件的總線標(biāo)準(zhǔn)，而上位機(jī)是指與設(shè)備進(jìn)行通信和控制的計(jì)算機(jī)。
PCIE的BAR空間介紹
PCIE是一種高速串行總線接口標(biāo)準(zhǔn)，用于連接計(jì)算機(jī)內(nèi)部的各種外設(shè)和組件。在PCIe架構(gòu)中，BAR（B....
一種連接數(shù)據(jù)轉(zhuǎn)換器和邏輯器件的高速串行接口—JESD204介紹
JESD204是一種連接數(shù)據(jù)轉(zhuǎn)換器（ADC和DAC）和邏輯器件的高速串行接口，該標(biāo)準(zhǔn)的 B 修訂版支....
FPGA與SRIO調(diào)試步驟
FPGA（現(xiàn)場(chǎng)可編程門陣列）和DSP（數(shù)字信號(hào)處理器）之間通過(guò)SRIO接口進(jìn)行調(diào)試通常需要以下步驟....
為什么使用FPGA？FPGA為什么比GPU的延遲低這么多？
眾所周知，通用處理器（CPU）的摩爾定律已入暮年，而機(jī)器學(xué)習(xí)和 Web 服務(wù)的規(guī)模卻在指數(shù)級(jí)增長(zhǎng)。
關(guān)于同步FIFO和異步FIFO的基礎(chǔ)知識(shí)總結(jié)
FIFO是一種先進(jìn)先出數(shù)據(jù)緩存器，它與普通存儲(chǔ)器的區(qū)別是沒(méi)有外部讀寫地址線，使用起來(lái)非常簡(jiǎn)單，缺點(diǎn)是....
FPGA學(xué)習(xí)-以太網(wǎng)的原理介紹
在以太網(wǎng)鏈路上的數(shù)據(jù)包稱作以太網(wǎng)幀。以太網(wǎng)幀起始部分由前導(dǎo)碼和幀開始符組成。后面緊跟著一個(gè)以太網(wǎng)報(bào)頭....
淺析CMOS電路的靜態(tài)功耗和動(dòng)態(tài)功耗
CMOS電路功耗主要由動(dòng)態(tài)功耗和靜態(tài)功耗組成，動(dòng)態(tài)功耗又分為開關(guān)功耗、短路功耗兩部分
FPGA設(shè)計(jì)關(guān)于功耗專業(yè)的術(shù)語(yǔ)解析
總的片上功耗 Total On-Chip Power: 總的片上功耗是器件內(nèi)部的功耗，等同于器件的靜....
基于FPGA的DSP系統(tǒng)設(shè)計(jì)中流水線技術(shù)的主要應(yīng)用
在數(shù)字信號(hào)處理(DSP)領(lǐng)域，需要處理的數(shù)據(jù)量很大，并且實(shí)時(shí)性要求很高。
2024年AI領(lǐng)域?qū)⒂瓉?lái)FPGA技術(shù)的哪些變革？
對(duì)于那些了解FPGA靈活性和可編程性的人來(lái)說(shuō)，這并不令人驚訝，但對(duì)許多其他人來(lái)說(shuō)，這兩者之間的聯(lián)系可....
如何使用FPGA驅(qū)動(dòng)并行ADC和并行DAC芯片？
ADC和DAC是FPGA與外部信號(hào)的接口，從數(shù)據(jù)接口類型的角度劃分，有低速的串行接口和高速的并行接口....
FPGA處理編碼信號(hào)進(jìn)行毛刺濾波的方法實(shí)現(xiàn)
在利用處理編碼信號(hào)時(shí)，一般在較為理想的環(huán)境下可以很方便進(jìn)行計(jì)算，判斷等。
FPGA設(shè)計(jì)的常用基本時(shí)序路徑分析
該條路徑包括了觸發(fā)器內(nèi)部clock-to-Q的延遲，觸發(fā)器之間的由組合邏輯造成的路徑延遲以及目標(biāo)觸發(fā)....
FPGA芯片下游行業(yè)的發(fā)展情況和趨勢(shì)
通信行業(yè)一直是FPGA芯片的重要應(yīng)用領(lǐng)域，芯片在通信設(shè)備中的應(yīng)用主要包括數(shù)字信號(hào)處理、協(xié)議處理、射頻....
怎么用FPGA做算法 如何在FPGA上實(shí)現(xiàn)最大公約數(shù)算法
FPGA算法的優(yōu)點(diǎn)在于它們可以提供高度的定制化和靈活性，使得算法可以根據(jù)實(shí)際需求進(jìn)行優(yōu)化和調(diào)整。此外....
什么是CXL技術(shù)？CXL的三種模式、類型、應(yīng)用
CXL的目標(biāo)：解決CPU和設(shè)備、設(shè)備和設(shè)備之間的內(nèi)存鴻溝。服務(wù)器有巨大的內(nèi)存池和數(shù)量龐大的基于PCI....
FPGA硬件電路的調(diào)試必備原則和技巧
在調(diào)試FPGA電路時(shí)要遵循必須的原則和技巧，才能降低調(diào)試時(shí)間，防止誤操作損壞電路。通常情況下，參考以....
浮點(diǎn)LMS算法的FPGA實(shí)現(xiàn)
引言 LMS(最小均方)算法因其收斂速度快及算法實(shí)現(xiàn)簡(jiǎn)單等特點(diǎn)在自適應(yīng)濾波器、自適應(yīng)天線陣技術(shù)等領(lǐng)域....
如何用內(nèi)部邏輯分析儀調(diào)試FPGA？
1 推動(dòng)FPGA調(diào)試技術(shù)改變的原因 進(jìn)行硬件設(shè)計(jì)的功能調(diào)試時(shí)，F(xiàn)PGA的再編程能力是關(guān)鍵的優(yōu)點(diǎn)。CP....
詳解從均值濾波到非局部均值濾波算法的原理及實(shí)現(xiàn)方式
圖像降噪處理主要分為2D（空域）與3D降噪（時(shí)域/多幀），而2D降噪由于相關(guān)的實(shí)現(xiàn) 算法 豐富，效果....
AXI總線協(xié)議總結(jié)
在介紹AXI之前，先簡(jiǎn)單說(shuō)一下總線、 接口 以及協(xié)議的含義 總線、接口和協(xié)議，這三個(gè)詞常常被聯(lián)系在一....
基于FPGA的硬件引腳分配設(shè)計(jì)總結(jié)
隨著 FPGA 的不斷發(fā)展，F(xiàn)PGA本身自帶的PCIE硬核的數(shù)量越來(lái)越多，本文以ZU11EG為例介紹....
基于FPGA及模擬電路的模擬信號(hào)波形的實(shí)現(xiàn)
1 引言 波形發(fā)生器已經(jīng)廣泛的應(yīng)用在通信、控制、測(cè)量等各個(gè)領(lǐng)域，如鋸齒波、正弦波、方波等波形常用于電....
FPGA在高性能計(jì)算中的優(yōu)勢(shì)及其用例都有哪些？
近年來(lái)，現(xiàn)場(chǎng)可 編程 門陣列 ( FPGA ) 因其可定制性、并行處理和低延遲而成為高性能計(jì)算 (H....
千兆以太網(wǎng)發(fā)展現(xiàn)狀 千兆以太網(wǎng)技術(shù)優(yōu)勢(shì)
以太網(wǎng)其實(shí)是我們?nèi)粘Ｉ钪卸紩?huì)用到的，比如大家小區(qū)里的千兆以太網(wǎng)等。為增進(jìn)大家對(duì)以太網(wǎng)的了解，本文講....
FPGA現(xiàn)場(chǎng)可編程門陣列的綜合指南
現(xiàn)場(chǎng)可編程門陣列 (FPGA) 是可以在制造后進(jìn)行編程和重新編程以實(shí)現(xiàn)數(shù)字邏輯功能的半導(dǎo)體器件。
FPGA為嵌入式設(shè)計(jì)帶來(lái)了強(qiáng)大的功能與靈活性
盡管 FPGA 為嵌入式設(shè)計(jì)帶來(lái)了強(qiáng)大的功能與靈活性，但額外的開發(fā)流程也給設(shè)計(jì)工作增加了新的復(fù)雜性和....
工商網(wǎng)監(jiān)