引言

　　NioslI嵌入式處理器是A1tera公司提出的SOPC解決方案，是一種用戶(hù)可隨意配置和構(gòu)建的32位嵌入式處理器，結(jié)合豐富的外設(shè)可快速、靈活地構(gòu)建功能強(qiáng)大的SOPC系統(tǒng)。Altera公司提供了一些通用的IP核，使得用戶(hù)可輕松集成屬于自己的專(zhuān)用功能;但對(duì)于一些特定的外設(shè)，沒(méi)有現(xiàn)成可用的IP核，如液晶模塊CBGl28064等。

　　本文以深圳秋田視佳實(shí)業(yè)有限公司的液晶顯示模塊CBGl28064為例，在基于NioslI的SOPC系統(tǒng)中設(shè)計(jì)了LCD顯示驅(qū)動(dòng)IP核，并下載到Cyclone系列的FPGA中，實(shí)現(xiàn)了對(duì)LCD的顯示驅(qū)動(dòng)。

　　1 CBGl28064液晶顯示模塊

　　CBG128064是一款以2片HD61202作為列驅(qū)動(dòng)器，1片HD61203作為行驅(qū)動(dòng)器的液晶模塊。HD61202是一種帶有驅(qū)動(dòng)輸出的圖形液晶顯示控制器，可直接與8位微處理器相連;而HD61203只需提供電源，就能產(chǎn)生行驅(qū)動(dòng)信號(hào)和各種同步信號(hào)。CBGl28064液晶顯示模塊內(nèi)置顯示存儲(chǔ)器RAM，顯示屏上各像素點(diǎn)的顯示狀態(tài)與顯示存儲(chǔ)器RAM中的各位數(shù)據(jù)一一對(duì)應(yīng)。顯示存儲(chǔ)器的數(shù)據(jù)直接作為圖形顯示的驅(qū)動(dòng)信號(hào)。外部處理器只需要通過(guò)其8位數(shù)據(jù)線和6條控制線來(lái)設(shè)置所需要的顯示方式，其他功能均由模塊自動(dòng)完成。HD61202提供7條簡(jiǎn)單的指令：顯示開(kāi)/關(guān)指令、顯示起始行(ROW)設(shè)置指令、頁(yè)(RAGE)設(shè)置指令、列地址(Y Address)設(shè)置指令、讀狀態(tài)指令、寫(xiě)數(shù)據(jù)指令、讀數(shù)據(jù)指令。

　　2 方案選擇

　　通常有兩種方式可以實(shí)現(xiàn)NiosII嵌入式處理器對(duì)LCD的顯示驅(qū)動(dòng)：

　　一種是利用現(xiàn)成的并行輸入/輸出(PIO)內(nèi)核。該內(nèi)核提供了Avalon總線從控制器端口到通用I/O口間的存儲(chǔ)器映射接口，將LCD模塊的接口與NiosII嵌入式處理器的并行端口相連接，NiosII嵌入式處理器通過(guò)對(duì)其端口的操作來(lái)完成對(duì)LCD模塊的控制。這種方式類(lèi)似于單片機(jī)操作，時(shí)序簡(jiǎn)單，易于實(shí)現(xiàn);但是在SOPC系統(tǒng)中硬件上需要設(shè)計(jì)與外設(shè)相連的I/O口，軟件上需要編寫(xiě)接口程序進(jìn)行讀寫(xiě)控制，增加了處理器的時(shí)間開(kāi)銷(xiāo)，F(xiàn)PGA的并行處理能力沒(méi)有得到發(fā)揮。

　　另一種是采用自定義IP核方式。把LCD模塊看成是外部存儲(chǔ)器或I/O設(shè)備，作為從設(shè)備掛接到NiosII嵌入式處理器的Avalon總線上，處理器以訪問(wèn)I/O設(shè)備或讀寫(xiě)存儲(chǔ)器的方式對(duì)其進(jìn)行控制。這種方法需要寫(xiě)HDL模塊，自己定義控制、狀態(tài)、數(shù)據(jù)寄存器和控制位，可較為靈活地實(shí)現(xiàn)復(fù)雜的時(shí)序控制。一旦完成了設(shè)計(jì)，即可封裝為SOPC BLdldel可用的獨(dú)立元件，用戶(hù)可以像使用Altera公司提供的其他外設(shè)一樣來(lái)使用，并且可以提供給其他設(shè)計(jì)者使用。本文選用該方式實(shí)現(xiàn)。

　　3 LCD顯示驅(qū)動(dòng)設(shè)計(jì)

　　圖l為系統(tǒng)結(jié)構(gòu)圖。設(shè)計(jì)的重點(diǎn)在于LCD顯示驅(qū)動(dòng)模塊的設(shè)計(jì)。按照模塊化、層次化的設(shè)計(jì)思想，顯示驅(qū)動(dòng)可分為3部分實(shí)現(xiàn)，即任務(wù)邏輯部分、寄存器組部分和Avalon總線接口部分。任務(wù)邏輯部分描述液晶模塊的讀寫(xiě)邏輯功能;寄存器文件部分提供了內(nèi)部寄存器訪問(wèn)的通道;Avalon總線接口部分通過(guò)頂層接口模塊對(duì)寄存器進(jìn)行操作，從而實(shí)現(xiàn)對(duì)行為模塊的訪問(wèn)和控制。其中，DATA[7..0]為8位數(shù)據(jù)線，CSl、CS2為片選信號(hào)，RS為指令/數(shù)據(jù)選擇信號(hào)，R/W為讀寫(xiě)選擇信號(hào)，RST為復(fù)位信號(hào)，E為讀寫(xiě)使能信號(hào)。

　　3.1 任務(wù)邏輯

　　任務(wù)邏輯是整個(gè)驅(qū)動(dòng)的核心部分。要實(shí)現(xiàn)對(duì)LCD的顯示控制，就要按照CBG128064驅(qū)動(dòng)控制器的規(guī)范及時(shí)序要求進(jìn)行設(shè)計(jì)。在時(shí)序邏輯電路中，數(shù)據(jù)信號(hào)和控制信號(hào)的配合比較復(fù)雜，但又十分重要，使用有限狀態(tài)機(jī)可以較為容易地設(shè)計(jì)出復(fù)雜的數(shù)字電路系統(tǒng)。

　　本文采用有限狀態(tài)機(jī)實(shí)現(xiàn)顯示驅(qū)動(dòng)的核心邏輯。根據(jù)驅(qū)動(dòng)控制器的讀寫(xiě)命令及讀寫(xiě)時(shí)序要求，本文設(shè)計(jì)了3個(gè)狀態(tài)機(jī)，分別為讀寫(xiě)控制狀態(tài)機(jī)、讀寫(xiě)狀態(tài)機(jī)和讀寫(xiě)時(shí)序狀態(tài)機(jī)。

　　如圖2所示，讀寫(xiě)控制狀態(tài)機(jī)用于當(dāng)發(fā)生讀寫(xiě)請(qǐng)求時(shí)進(jìn)行忙狀態(tài)檢測(cè)及讀寫(xiě)操作控制，并在每個(gè)狀態(tài)給出時(shí)序狀態(tài)機(jī)讀寫(xiě)信號(hào)。

　　如圖3所示，讀寫(xiě)狀態(tài)機(jī)給出讀或者寫(xiě)信號(hào)，并在讀寫(xiě)控制狀態(tài)機(jī)的控制下，完成寫(xiě)命令、寫(xiě)數(shù)據(jù)和讀數(shù)據(jù)之間的狀態(tài)轉(zhuǎn)移。在每一個(gè)狀態(tài)下給出LCD顯示數(shù)據(jù)及控制信號(hào)，如片選、所寫(xiě)數(shù)據(jù)/指令等。

　　如圖4所示，讀寫(xiě)時(shí)序狀態(tài)機(jī)用于控制讀或者寫(xiě)外設(shè)的時(shí)刻，當(dāng)讀寫(xiě)完成時(shí)給出讀寫(xiě)完成信號(hào)。其中，讀寫(xiě)信號(hào)由圖2中的讀寫(xiě)操作給出。根據(jù)CBGl28064讀寫(xiě)時(shí)序要求，當(dāng)R/W為高電平時(shí)，讀取顯示RAM中的數(shù)據(jù);當(dāng)R/W為低電平且在E的下降沿時(shí)，向顯示RAM中寫(xiě)入數(shù)據(jù)。讀寫(xiě)時(shí)序狀態(tài)機(jī)的讀寫(xiě)信號(hào)由讀寫(xiě)控制狀態(tài)機(jī)給定，其中，E為模塊使能信號(hào)。

　　3.2 寄存器組

　　寄存器組由一系列寄存器組成，為軟件提供了訪問(wèn)硬件的通道。寄存器組中的寄存器是根據(jù)任務(wù)邏輯中需要實(shí)現(xiàn)的特定邏輯功能來(lái)設(shè)定的，任務(wù)邏輯中的數(shù)據(jù)通過(guò)這些寄存器傳輸。本設(shè)計(jì)中，寄存器組設(shè)定了8位頁(yè)地址寄存器、8位列地址寄存器，以及32位數(shù)據(jù)寄存器等。

　　3.3 Ayalon總線接口

　　顯示驅(qū)動(dòng)的Avalon總線接口需要一個(gè)簡(jiǎn)單的Slave端口。該端口使用較少的Avalon信號(hào)來(lái)處理簡(jiǎn)單的寄存器讀/寫(xiě)傳輸。該模塊是與Avalon總線接口的一個(gè)頂層模塊，主要功能是對(duì)任務(wù)邏輯模塊和寄存器模塊進(jìn)行例化和封裝，使其信號(hào)類(lèi)型符合Avalon總線信號(hào)規(guī)范和外接模塊的信號(hào)規(guī)范。頂層接口定義如下：

　　3.4 顯示驅(qū)動(dòng)封裝及軟件設(shè)計(jì)

　　直接在SOPC Builder中添加設(shè)計(jì)好的顯示驅(qū)動(dòng)IP Core和Verilog HDL語(yǔ)言描述的文件，并根據(jù)Avalon總線傳輸規(guī)范設(shè)置好相關(guān)的信號(hào)線及傳輸參數(shù)。由于是在NiosII IDE環(huán)境下直接編寫(xiě)用戶(hù)程序，可以不用編寫(xiě)驅(qū)動(dòng)程序。完成后，將顯示驅(qū)動(dòng)IP Core添加至SOPC工程，并編譯、下載到FPGA器件中。

　　在NiosII IDE環(huán)境下，使用自己添加的模塊編寫(xiě)程序，可直接調(diào)用甬?dāng)?shù)IOWR(BASE，OFFSET，DATA)和IORD(BASE，OFFSET)對(duì)內(nèi)部寄存器進(jìn)行讀寫(xiě)。本文使用結(jié)構(gòu)體定義了一個(gè)指向模塊的結(jié)構(gòu)體指針，對(duì)寄存器進(jìn)行讀寫(xiě)操作。

　　CBGl28064本身不帶字庫(kù)，可以通過(guò)2種方式添加字庫(kù)：一種是把所需字庫(kù)做到硬件ROM中，增加了硬件資源成本，且缺乏靈活性;另一種是在軟件中定義字庫(kù)，通過(guò)寫(xiě)數(shù)據(jù)寄存器進(jìn)行顯示。本設(shè)計(jì)采用第2種方式，在軟件中定義字庫(kù)，并編寫(xiě)了簡(jiǎn)單的顯示測(cè)試程序，在液晶屏上顯示“ZHONG GUO”字樣。測(cè)試結(jié)果表明，該設(shè)計(jì)是正確可行的。此外，利用字模軟件生成的圖形數(shù)據(jù)，也可進(jìn)行圖形顯示。

　　結(jié)語(yǔ)

　　本文采用有限狀態(tài)機(jī)設(shè)計(jì)了CBGl28064液晶模塊驅(qū)動(dòng)硬件邏輯，并將顯示驅(qū)動(dòng)IP核進(jìn)行封裝構(gòu)成了一個(gè)模塊化的獨(dú)立元件，使其能夠在其他的工程中復(fù)用;在此基礎(chǔ)上，基于NiosII嵌入式處理器構(gòu)建了一個(gè)用戶(hù)定制的片上系統(tǒng)。經(jīng)過(guò)在Cyclone系列FPGA上測(cè)試，該驅(qū)動(dòng)能夠在C-BGl28064液晶模塊上顯示字符、圖形。整個(gè)系統(tǒng)體現(xiàn)了SOPC嵌入式系統(tǒng)的靈活性和擴(kuò)展性。