?

目前VGA接口是計(jì)算機(jī)系統(tǒng)以及智能儀器中重要的標(biāo)準(zhǔn)輸出接口，但是大部分硬件系統(tǒng)選擇LCD終端輸出。很多顯示設(shè)備，如常見的CRT或LCD顯示器一般都采用統(tǒng)一的15針VGA顯示接口。如需要外接這些設(shè)備，則需要把LCD輸出信號(hào)的接口轉(zhuǎn)換為VGA接口。本設(shè)計(jì)是在三星公司芯片S3C2440平臺(tái)下，利用最高頻率可以達(dá)到330 MHz的ADV7125芯片，設(shè)計(jì)了能夠把輸出的LCD信號(hào)轉(zhuǎn)換為VGA信號(hào)的轉(zhuǎn)換電路。該設(shè)計(jì)方案具有電路簡單、價(jià)格低廉、輸出圖像清晰穩(wěn)定等特點(diǎn)。

1 ADV7125芯片介紹
??? ADV7125是一款單芯片、3通道、高速度的數(shù)模轉(zhuǎn)換器。內(nèi)置3個(gè)高速、8位、帶互補(bǔ)輸出的視頻DAC、1個(gè)標(biāo)準(zhǔn)TTL輸入接口，以及1個(gè)高阻抗、模擬輸出電流源。它具有3個(gè)獨(dú)立的8位寬輸入端口。只需1個(gè)+5 V／+3．3V單電源和時(shí)鐘便能工作。ADV7125還具有其他視頻控制信號(hào)：復(fù)合同步信號(hào)控制端、消隱信號(hào)控制端，以及省電模式控制端。它能夠與各種高分辨率彩色圖形系統(tǒng)兼容。ADV7125功能框圖如圖1所示。

??? ADV7125有3個(gè)視頻數(shù)據(jù)寄存器DATA REGISTER和一個(gè)視頻控制寄存器POWER-DOWN MODE。數(shù)據(jù)寄存器的3個(gè)輸入端分別連接紅綠藍(lán)三色的數(shù)字視頻信號(hào)，數(shù)據(jù)寄存器后面緊跟數(shù)模轉(zhuǎn)換單元，將數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)；控制寄存器將數(shù)字的消隱信號(hào)、同步信號(hào)轉(zhuǎn)換合并。數(shù)模轉(zhuǎn)換后的模擬視頻信號(hào)和控制寄存器輸出的同步、消隱控制信號(hào)共同作為ADV7125的輸出信號(hào)，此輸出信號(hào)大小受Rset端和地之間接入的外加電阻RSET大小的控制。

2 ADV7125芯片用于VGA轉(zhuǎn)換的基本原理
??? ADV7125芯片用于VGA轉(zhuǎn)換的基本原理是，將S3C2440輸出的數(shù)字視頻信號(hào)轉(zhuǎn)換為模擬的VGA輸出信號(hào)，模擬的VGA輸出信號(hào)的大小受ADV71 25芯片外圍參考電壓VREF和外加電阻RSET的控制，(VREF和RSET的具體接法如圖4所示)其關(guān)系如下：
????
??? 式中IOG、IOR、IOB分別代表綠、紅、藍(lán)三色信號(hào)的幅度。當(dāng)不用復(fù)合同步信號(hào)時(shí)，需要把端連接低電平，這時(shí)IOG的關(guān)系式同式(2)。
??? 上式中的是ADV7125的一個(gè)附加信號(hào)控制端，ADV7125的另外一個(gè)附加信號(hào)控制端是(消隱信號(hào)控制端)。和都是在時(shí)鐘上升沿被鎖存，保證像素?cái)?shù)據(jù)流的同步。和的功能是：通過視頻同步信號(hào)的編碼，影響VGA視頻信號(hào)的輸出。通過在模擬輸出端口內(nèi)部加了一個(gè)加權(quán)電流，實(shí)現(xiàn)此功能。這個(gè)電流的有無，由和邏輯輸入判定。
??? 圖2說明了當(dāng)和兩者都為高電平時(shí)，IOR和IOB兩者與IOG的對(duì)比。

??? 表1詳細(xì)說明了和對(duì)模擬輸出的影響。該表是在VREF=1．235 V，RSET=530 Ω，RLOAD=37．5Ω的條件下測量的。

??? 對(duì)應(yīng)圖2和表1可得到以下結(jié)論：
??? ①當(dāng)IOR、IOG、IOB三端的DAC輸入為0x00時(shí)，代表屏幕最黑，此時(shí)對(duì)應(yīng)圖2為?LEVEL，對(duì)應(yīng)表1為第7行。從圖2左面列表可以看到，IOR、IOB端的電流、電壓分別是0mA、0V，IOG端的電流、電壓分別是7．2 mA、0．271 V。即電流相差7．2 mA。
??? ②當(dāng)IOR、IOG、IOB三端的DAC輸入為0xFF時(shí)，代表屏幕最白，此時(shí)對(duì)應(yīng)圖2為WHITE LEVEI，對(duì)應(yīng)表1為第2行。從圖2左面列表可以看到，IOR、IOB端的電流、電壓分別是18．67 mA、0．7 V，IOG端的電流、電壓分別是26．0 mA、0．975 V。即電流相差7．3 mA。
??? 從表1，可以得到以下的結(jié)論：
??? ①當(dāng)和都為高電平(為1)時(shí)，IOG端口的白電平信號(hào)的電流，要比IOR、IOB端口同樣情況下的電流高出7．3mA左右；視頻信號(hào)電流、黑電平信號(hào)的電流，要比IOR、IOB端口同樣情況下的電流高出7．2 mA左右。
??? ②當(dāng)為低電平(為0)、任意時(shí)，同樣的DAC輸入條件下，IOR、IOB、IOG三端的輸出信號(hào)電流大小是完全一樣的。
??? ③當(dāng)為低電平(為0)時(shí)，無論DAC輸入是多少，IOR、IOG、IOB三端的輸出信號(hào)均對(duì)應(yīng)于高／低的同步無效／有效黑電平。