1.引言

　　隨著數(shù)字大規(guī)模集成電路技術(shù)的發(fā)展，采用數(shù)字電路的直接數(shù)字頻率合成技術(shù)（DDS）具有頻率轉(zhuǎn)換速度快。頻率分辨率高。相位可控。頻率穩(wěn)定度高等優(yōu)點(diǎn)。頻率轉(zhuǎn)換速度快。頻率分辨率高的信號(hào)源在現(xiàn)代電子通訊。航空航天。自動(dòng)控制等領(lǐng)域中是必不可少的，因此DDS信號(hào)源在上述領(lǐng)域獲得廣泛的應(yīng)用。

　　AD9850是ADI公司生產(chǎn)的低功耗直接數(shù)字頻率合成技術(shù)典型產(chǎn)品之一，AD9850具有頻率轉(zhuǎn)換速度快。頻率分辨率高。相位噪聲低。頻率穩(wěn)定度高等優(yōu)點(diǎn)。本論文設(shè)計(jì)的是以直接頻率合成（DDS）器件AD9850和MCS-51單片機(jī)為核心，配合必要的外圍接口器件，在單片機(jī)軟件控制下，能夠產(chǎn)生給定頻率和起始相位的附加調(diào)制信息的正弦波信號(hào)發(fā)生器。

　　2.AD9850的基本工作原理

　　2.1AD9850的主要性能指標(biāo)

　?、僮畲笾С?a href="http://m.makelele.cn/tags/時(shí)鐘/" target="_blank">時(shí)鐘頻率為125MHz

　?、陬l率分辨率達(dá)到0.029Hz

　?、壑С謨煞N供電電壓：+3.3Vor+5V

　?、艿凸模?80mW@125MHz（+5V）

　　155mW@110MHz（+3.3V）⑤頻率轉(zhuǎn)換時(shí)間：10個(gè)時(shí)鐘周期。比如當(dāng)fs=125MHz時(shí)，頻率轉(zhuǎn)換時(shí)間為：10×1/（125×106）≈0.1

　?、掭敵龅臒o(wú)雜散動(dòng)態(tài)范圍SFDR大于50dB@40MHz

　?、呔哂邢辔豢煽?/p>

　?、嘀С植⒖诤痛谳斎肟刂平涌?/p>

　?、犷l率控制字采用32位二進(jìn)制碼

　　2.2AD9850引腳說(shuō)明

　　AD9850采用了先進(jìn)的CMOS工藝，采用28腳SSOP表面封裝形式，其管腳如圖1所示，引腳功能如表1.

　　2.3AD9850內(nèi)部結(jié)構(gòu)

　　AD9850的芯片功能框圖如圖2所示。

　　AD9850芯片內(nèi)包括高速DDS.10位DAC.頻率/相位數(shù)據(jù)寄存器。數(shù)據(jù)輸入寄存器。比較器等，在125MHz參考時(shí)鐘下，AD9850經(jīng)過(guò)高速的DDS核心芯片能產(chǎn)生一個(gè)32位頻率調(diào)整控制字可使AD9850的輸出頻率達(dá)0.0291Hz;并能提供了5bits的相位控制位，它能使輸出相位以180°.90°.45°.22.5°.11.25°或是它們?nèi)我饨M合的增量改變.AD9850的電路結(jié)構(gòu)允許產(chǎn)生頻率值是參考時(shí)鐘的一半的輸出，并且輸出的頻率能用數(shù)控方式以每秒產(chǎn)生23000000個(gè)新頻率的速度變化.AD9850芯片內(nèi)的比較器構(gòu)成能接收經(jīng)外部低通濾波后的DAC轉(zhuǎn)換輸出，可以產(chǎn)生一個(gè)低抖動(dòng)的方波輸出的裝置，因此AD9850用作時(shí)鐘發(fā)生器十分方便。頻率/相位數(shù)據(jù)寄存器。數(shù)據(jù)輸入寄存器在外部的頻率更新時(shí)鐘和字加載時(shí)鐘的控制下進(jìn)行頻率控制字的輸入和更新，使芯片輸出所要求的頻率和相位。

　　2.4AD9850的工作原理

　　AD9850內(nèi)含可編程DDS系統(tǒng)和高速比較器，可實(shí)現(xiàn)全數(shù)字編程控制的頻率合成。

　　可編程DDS系統(tǒng)由相位累加器和正弦查表組成，其相位累加器由一個(gè)加法器和一個(gè)N位的相位寄存器組成，N一般為24~32;實(shí)質(zhì)上是一個(gè)可變模的計(jì)數(shù)器，即DDS相位增量的個(gè)數(shù)在計(jì)數(shù)器收到每一個(gè)時(shí)鐘脈沖時(shí)被存儲(chǔ)起來(lái)，當(dāng)計(jì)數(shù)器溢出時(shí)，它就回到初態(tài)并使用相位累加器輸出到相鄰值。頻率控制字能設(shè)置計(jì)數(shù)器的模，它決定了相位增量的大小。相位增量在每個(gè)時(shí)鐘到來(lái)時(shí)便在相位累加器中相加，相位增量越大，則累加器溢出的速度越快，產(chǎn)生的輸出頻率越高。

　　AD9850采用32位的相位累加器，AD9850利用改進(jìn)的，獨(dú)有的算法，把14bits已截?cái)嗟南辔焕奂悠鞯妮敵鲛D(zhuǎn)變成適當(dāng)?shù)挠嘞抑?，?jīng)片內(nèi)高速的10bitDAC轉(zhuǎn)換器，可得到模擬正弦波。這個(gè)獨(dú)特的算法使用一個(gè)簡(jiǎn)化了的ROM表和DSP技術(shù)等功能，有助于縮小AD9850的體積和功耗。輸入。輸出。參考時(shí)鐘和頻率控制字的關(guān)系如下：

　　3.系統(tǒng)硬件設(shè)計(jì)

　　3.1系統(tǒng)總體設(shè)計(jì)

　　系統(tǒng)以單片機(jī)8051為控制核心，通過(guò)對(duì)AD9805內(nèi)部的頻率控制字和相位控制字進(jìn)行軟件編程，然后通過(guò)外接低通濾波器達(dá)到所需性能指標(biāo)的正弦波信號(hào)。

　　系統(tǒng)分為2個(gè)模塊：?jiǎn)纹瑱C(jī)最小系統(tǒng)和DDS模塊。單片機(jī)最小系統(tǒng)包括8051單片機(jī).2*2中斷鍵盤矩陣。串口通訊。下載接口。

　　DDS模塊包括核心芯片AD9850和低通濾波器。系統(tǒng)總體框圖如圖3所示。

　　3.2AD9850與單片機(jī)接口

　　AD9850與單片機(jī)接口電路，需要考慮以下幾點(diǎn)：

　?、貯D9850控制字寫(xiě)入方式選擇.AD9850控制字的寫(xiě)入方式有串行和并行兩種。并行寫(xiě)入方式的優(yōu)點(diǎn)是數(shù)據(jù)傳輸?shù)乃俣瓤欤軌蛱嵘麄€(gè)系統(tǒng)的處理速度，為了充分發(fā)揮芯片的高速性能，應(yīng)在單片機(jī)資源允許的情況下盡可能選擇并行方式，所以，本系統(tǒng)采用8051單片機(jī)作為控制核心，通過(guò)并行寫(xiě)入控制字的方式控制AD9850芯片。如圖4所示，AD9850的數(shù)據(jù)線D0~D7與P1口相連。

　?、贔QUD和WCLK與單片機(jī)連接.AD9850的FQUD控制信號(hào)和WCLK控制信號(hào)與分別與8051單片機(jī)的P3.0（10引腳）和P3.1（11引腳）相連，所有的時(shí)序關(guān)系均可通過(guò)軟件控制實(shí)現(xiàn)。

　?、跼ESET與單片機(jī)連接.AD9850的晶體振蕩器采用100MHz，AD9850的復(fù)位（RESET）信號(hào)為高電平有效，且脈沖寬度不小于5個(gè)參考時(shí)鐘周期。由于單片機(jī)采用12MHz晶振時(shí)，它的高電平時(shí)間能夠滿足AD9850復(fù)位要求，故可將AD9850的復(fù)位端與單片機(jī)的復(fù)位端直接相連。

　　3.3AD9850應(yīng)用時(shí)需要注意的事項(xiàng)

　　①AD9850作為時(shí)鐘發(fā)生器使用時(shí)，要避免混疊或諧波信號(hào)落入有用輸出頻帶內(nèi)，并減少外部濾波器的要求，必須要使輸出頻率小于參考時(shí)鐘頻率的33%.

　　②AD9850參考時(shí)鐘頻率最低為1MHz，低于此頻率，系統(tǒng)自動(dòng)進(jìn)入電源休眠方式；高于此頻率，系統(tǒng)恢復(fù)正常。

　?、塾≈凭€路板應(yīng)采用多層板，要有專門的電源層和接地層，而且不能有引起層面不連續(xù)的蝕刻導(dǎo)線條。

　?、苡≈凭€路板的頂層應(yīng)留有帶一定間隙的接地面，以便為表面安裝器件提供方便。

　?、萦≈凭€路板的AD9850器件下面不能走數(shù)字信號(hào)線，避免把噪聲耦合進(jìn)芯片；避免數(shù)字信號(hào)與模擬信號(hào)交叉，且它們?cè)陔娐钒逑喾磧蓚?cè)上的走線應(yīng)彼此垂直，以減小電路板的饋通影響。

　?、迺r(shí)鐘等快速開(kāi)關(guān)信號(hào)應(yīng)利用數(shù)字地屏蔽起來(lái)，以免向電路板上的其它器件輻射噪聲，并且絕不應(yīng)靠近基準(zhǔn)輸入或位于封裝之下。

　　⑦要考慮用良好的去耦電路，分別把高質(zhì)量的陶瓷去耦電容接到各自的接地引--去耦電容應(yīng)盡可能靠近器件。

　　⑧采用獨(dú)立的模擬電源和數(shù)字電源，AD9850電源線路應(yīng)采用盡可能寬的走線，以提供低阻抗路徑，并減小電源線路上的毛刺噪聲影響.