如何使用可編程斜坡發(fā)生器外設創(chuàng)建參考信號和時序源

可編程斜坡發(fā)生器（PRG）（在Microchip最近推出的幾款8位PIC^?單片機上提供）是一種高度靈活的模擬外設，旨在簡化需要電壓線性變化的應用。顧名思義，PRG能夠在軟件控制下輸出上升、下降或交替的上升/下降斜坡。不過，經(jīng)過配置后，外設能夠獨立于內(nèi)核運行，從而釋放中央處理單元（CPU）來執(zhí)行其他任務、進入低功耗模式或以其他方式在系統(tǒng)中承擔更多監(jiān)督角色。通過控制集成恒流源可以動態(tài)調(diào)整上升和下降時間。憑借靈活的輸入和輸出選項，設計人員可以自由地與片外信號源或單片機上其他外設的信號互連。這通常會使系統(tǒng)響應更快，同時可通過減少外部元件數(shù)量來最大程度減少潛在的噪聲源及縮小應用尺寸。圖1給出了外設的框圖。

圖1：PRG模塊簡化框圖

用于配置PRG的有用工具是MPLAB?代碼配置器（MCC），這是一個用戶友好的MPLABX集成開發(fā)環(huán)境（IDE）插件，見圖3。它生成用于控制和驅(qū)動MicrochipPIC單片機外設（如PRG）的驅(qū)動程序。PRG可以實現(xiàn)不同的功能，每個功能都可以使用MCC進行設置。

圖2：MCC——PRG模塊硬件設置
?

三角波發(fā)生器

三角波發(fā)生器（TWG）產(chǎn)生周期性的非正弦波形，其三角形形狀具有相等的上升和下降時間。要產(chǎn)生三角波，PRG必須配置為交替上升和下降模式。MCC允許配置上升（RS）和下降（FS）時序輸入源。PRG使用這兩個觸發(fā)斜坡上升和下降的參考電壓來確定輸出振蕩頻率。這兩個參考電壓還可確定三角波信號的最小和最大電壓值。

8-bitPIC?MCU8位PIC?MCU

圖3：三角波發(fā)生器的外設集成

當PRG輸出低于數(shù)模轉(zhuǎn)換器（DAC）設置的電壓大小時，PRG的RS輸入被觸發(fā)，內(nèi)部電容充電。當PRG輸出超過固定參考電壓（FVR）時，F(xiàn)S輸入被觸發(fā)，內(nèi)部電容放電。

由于PRG沒有指定的輸出引腳，因此PRG的輸出通過單位增益運算放大器進行緩沖?？梢杂嬎爿敵鲱l率，但其精度可能受到不同因素影響，例如電容的寄生電阻、噪聲、生產(chǎn)差異和溫度。

頻率值隨著DAC輸出電平或PRG斜率（SR）的改變而變化。輸出斜坡的SR通過PRG的當前設置進行配置。

圖4給出了實現(xiàn)的理想行為。通常，產(chǎn)生的三角波由對稱的周期性交替上升和下降斜坡組成。

圖4：三角波發(fā)生器時序圖

最大電壓和最小電壓分別由VFVR和VDAC定義。當信號達到最大電壓或最小電壓時，將設置上升觸發(fā)和下降觸發(fā)。在MCC中更改斜率設置可用于調(diào)整頻率。VDAC的變化也會導致頻率變化，但最小電壓會相應地增加或減少。

PRG的振蕩頻率取決于所選的灌電流和拉電流、內(nèi)部電容以及設置的上升觸發(fā)和下降觸發(fā)。通過在PRG的輸出上放置額外的電容，可以實現(xiàn)更低的頻率范圍。

圖5：為實現(xiàn)低頻輸出添加CLC和電容

通過添加可配置邏輯單元（CLC）和外部電容C1，DAC和FVR設置的電壓跳變點可分別觸發(fā)上升事件和下降事件。在運算放大器的輸出端添加C1，使其與PRG的內(nèi)部電容有效并聯(lián)。額外的電容延遲了觸發(fā)事件之間的時間，從而產(chǎn)生較低的FOUT頻率。

在比較器的輸出端連接CLC，使波形發(fā)生器產(chǎn)生方波和脈沖。CLC配置為SR鎖存器，低頻FOUT來自其輸出。與PRG類似，參考電壓觸發(fā)置位和復位輸入。FOUT在C1的電壓（OPAOUT）低于DAC電壓大小時置位。一旦OPAOUT高于FVR，就會清除FOUT。
?

壓控振蕩器

壓控振蕩器（VCO）是一種輸入控制電壓決定其振蕩頻率的電子振蕩器。VCO的瞬時頻率通常設計成與瞬時電壓成線性比例；輸入電壓越高，其振蕩頻率也越高。VCO實現(xiàn)的PRG操作與TWG類似，不同之處在于輸出頻率來自CLC的斜率鎖存器，可變電壓VCNTRL設置PRG的RS輸入。

圖6：壓控振蕩器的配置

如果VCNTRL的輸入升高，則會縮短重新觸發(fā)上升事件所需的時間。因此，拉電流和灌電流之間的切換變得更快并且振蕩頻率增加。

圖7給出了控制電壓與輸出頻率之間的關(guān)系，其中有三個PRG斜率值?？梢葬槍ζ谕念l率范圍改變SR值。較低的SR值可以產(chǎn)生從幾Hz至大約500kHz的頻率。但較大的SR值可以達到兆赫茲范圍。

圖7：VCO輸出頻率與控制電壓的關(guān)系

標準VCO電路直接修改振蕩器頻率。對于壓控占空比振蕩器（VCDCO），其控制電壓會修改輸出脈沖的占空比。

除了時基觸發(fā)輸出脈沖發(fā)生之外，對VCDCO也實現(xiàn)了類似的VCO設置。PWM和TMR模塊確定振蕩器的周期和頻率，而PRG通過VCNTRL確定其占空比。

圖8：使用基于時間的觸發(fā)來實現(xiàn)電壓控制的占空比

PWM的上升沿觸發(fā)PRGRS輸入并使CLC輸出置1。當PRG輸出超過VCNTRL時，F(xiàn)S輸入被觸發(fā)，PRG電容短路并且CLC復位。PRG和CLC輸出將保持低電平，直至下一個TMR溢出和PWM正邊沿。

增加VCNTRL會延長斜坡的上升時間和輸出的正脈沖寬度。

占空比計算為VCNTRL與VMAX的比值。為了提高占空比的范圍，當控制電壓達到給定斜率的VMAX時，定時器周期應等于斜坡的上升時間。

當使用兩個不同的VCNTRL值時，由于定時器和PWM的周期恒定，因此RS觸發(fā)序列在兩種條件下統(tǒng)一。但是，由于斜率恒定且VCNTRL較高，在FS觸發(fā)之前可能會有一個額外的延時。

PRG斜率和TMR2周期值取決于VCDCO所需的頻率和占空比范圍。PWM的占空比可以設置得足夠低，以觸發(fā)PRG的RS輸入。FOUT仍然來自CLCSR鎖存器。PWM和CMP輸出還為CLC提供置位和復位輸入。
?

異步單觸發(fā)

異步單觸發(fā)（AOS）在外部觸發(fā)時產(chǎn)生單輸出脈沖。AOS通常稱為單穩(wěn)態(tài)多振子，具有一個穩(wěn)定狀態(tài)。如果其穩(wěn)定狀態(tài)為低電平狀態(tài)，則外部觸發(fā)信號會將輸出驅(qū)動為高電平并持續(xù)一段時間。在一個周期結(jié)束時，AOS返回其穩(wěn)定狀態(tài)并等待下一個觸發(fā)事件。

圖9：使用外部觸發(fā)實現(xiàn)單觸發(fā)

CLC的復位狀態(tài)是AOS的穩(wěn)定狀態(tài)。外部觸發(fā)會將PRG的RS輸入置位，并獨立于CLC將AOS的輸出置位。當PRG達到FVR時，F(xiàn)S輸入源被觸發(fā)，PRG中的內(nèi)部電容短路，CLC輸出復位。脈沖寬度的持續(xù)時間取決于FVR電壓和PRG斜率。

外部電壓觸發(fā)可以取代PWM和TMR模塊來消除PRGRS輸入和和CLC置位源的周期性觸發(fā)序列。輸出脈沖來自CLC輸出。
?

壓控單觸發(fā)

接下來的這個例子是前一次單觸發(fā)的升級。一個輸入用作觸發(fā)信號，而另一個輸入確定單觸發(fā)周期。單觸發(fā)的一個應用控制臨界導通模式（CrCM）PFC 控制器的導通時間。

圖10：壓控單觸發(fā)的配置

輸入電壓VCNTRL確定輸出的單觸發(fā)周期或?qū)〞r間。VCNTRL的值越大，導通時間越長。當PRG的上升斜坡信號達到VCNTRL時，PRG電容短路，互補輸出發(fā)生器（COG）占空比完成。輸出保持低電平，直至信號重新觸發(fā)PRG上升斜坡及COG周期開始。

在臨界導通控制器中，COG控制功率金屬氧化物半導體場效應晶體管（MOSFET）的開關(guān)。來自誤差放大器的反饋信號被饋送到VCNTRL。恒定的反饋信號將導致固定的導通時間。在導通和關(guān)斷狀態(tài)期間，電感電流斜升至輸入?yún)⒖茧妷簩闹挡⒎謩e回落到零。圖11給出了CrCM控制器的電感電流的典型特性。

圖11：固定導通時間CrCM控制器的電感電流波形