基于DSP的混合信號解決方案解決高級音頻處理難題

從20世紀(jì)70年代產(chǎn)生構(gòu)想以來，特別是在過去十年間，數(shù)據(jù)信號處理(DSP)在媒體應(yīng)用激增的推動下，已經(jīng)成為了一項耳熟能詳?shù)募夹g(shù)。從用于軍事的語音和圖像處理開始，這項技術(shù)首先發(fā)展進入音頻和視頻的應(yīng)用環(huán)境，隨即又進入了更加主流的電子領(lǐng)域。

　　今天，設(shè)計師們正面臨著如下一系列信號處理方面的挑戰(zhàn)：要求同時具備先進的功能性、便攜性和低耗能性的應(yīng)用，其要求不斷增加。音頻領(lǐng)域是個典型應(yīng)用：從專業(yè)耳機到電子聽診器和遙感器，新的應(yīng)用不斷出現(xiàn)，這就要求工程師利用電池供電，以相對較低的成本和小型化設(shè)計實現(xiàn)音頻壓縮和錄音、聲音管理、回波消除和言語處理。

　　但是應(yīng)用的便攜性增加了這些挑戰(zhàn)的難度：低能耗不僅僅要求提高電池壽命，還要求降低電池的尺寸大小和重量。尺寸限制還要求組件數(shù)量越少越好，而設(shè)備的復(fù)雜性則不斷隨著市場要求產(chǎn)品所具特色的增加而增加。最后，市場的快速變化向設(shè)計師們施壓，他們必須比以前更加迅速地完成項目，并盡快將他們的想法轉(zhuǎn)化成銷售額。因此，IP復(fù)用或某些形式的可編程性至關(guān)重要。

　　有充分證據(jù)證明，實現(xiàn)信號處理功能集成的驅(qū)動力也對傳統(tǒng)上模擬和數(shù)字電子技術(shù)之間的分離造成了沖擊，使得混合信號的IC設(shè)計更加普遍。對于芯片設(shè)計師來說，這本身就困難重重：例如，他們需要設(shè)計具備多重地和電源的組件，并確保模擬和數(shù)字兩部分之間的充分隔離，因為其中一部分可能干擾到另一部分。

　　盡管存在這些固有的難題，系統(tǒng)設(shè)計師的需求已經(jīng)使模擬和數(shù)字技術(shù)集成于芯片上變得不可避免。產(chǎn)業(yè)從許多不同的方向解決了這個問題：線性電路的制造商已經(jīng)開始向他們的設(shè)備添加數(shù)字功能；同時可編程邏輯技術(shù)的供應(yīng)商也已經(jīng)嘗試集成模擬功能。但是，最重要和最成功的事情可能是，微處理器、DSP以及DSP核心的制造商一直努力在芯片上集成更多外圍功能。今天，具有真正專門知識和處理技術(shù)的設(shè)備供應(yīng)商可以提供具備ADC、DAC、顯示驅(qū)動器、電源管理、集成放大器以及許多在特殊應(yīng)用中普遍使用的外圍支持功能的單芯片信號處理解決方案。

　　單芯片音頻處理解決方案

　　圖1展示了由AMI半導(dǎo)體公司開發(fā)的經(jīng)優(yōu)化的混合信號片上系統(tǒng)音頻處理解決方案的示意圖。這款被稱為BelaSigna? 250的芯片提供了一個極好的例子，證明了當(dāng)前使用最新的混合信號半導(dǎo)體處理技術(shù)而可能達到的集成水平。

　　該設(shè)備以將非同尋常的功率效率與高性能有機結(jié)合的平行處理架構(gòu)為基礎(chǔ)，構(gòu)成了一個完整的音頻解決方案，包括ADC與DAC、濾波器、放大器和電源管理電路。使用一個完全可編程的16位定點雙哈佛架構(gòu)DSP核心作為其主處理器，意味著BelaSigna 250可以迅速地在軟件中進行配置——利用AMIS或第三方軟件合作伙伴提供的程序庫功能，使這個進程得以加速。

　　通過納入加權(quán)疊加式(WOLA)濾波器組協(xié)處理器而引入的平行性，通過在時間域和頻率域之間的一個信號上進行轉(zhuǎn)換以及其它基于矢量的計算，推動了數(shù)字濾波。這個硬件加速功能使得在便攜式設(shè)計中所要求的電源效率和空間要求成為可能。

　　這個平行處理器架構(gòu)被一個完全立體聲的音頻信號鏈所環(huán)繞，包括經(jīng)由16位過采樣∑-△A/D轉(zhuǎn)換器的輸入和包括模擬線路輸出以及可以直接驅(qū)動擴音器的差分?jǐn)?shù)字功率輸出。音頻鏈杰出的保真度提供了一個88dB的整體系統(tǒng)動態(tài)范圍。架構(gòu)能夠執(zhí)行雙精度操作意味著這個信號保真度可以在處理期間被維持。通過在WOLA濾波器組協(xié)處理器中使用的新時間—頻率轉(zhuǎn)換算法，實現(xiàn)了極低的系統(tǒng)噪音以及較低的群延遲。

　　由經(jīng)過音頻優(yōu)化的DMA單元，即輸入/輸出處理器(IOP)來管理設(shè)備內(nèi)的信號數(shù)據(jù)。這個單元管理著從ADC和輸入FIFO得來的數(shù)據(jù)集合。在處理之后，它還向音頻輸出級和輸出FIFO饋送數(shù)字?jǐn)?shù)據(jù)。每一個FIFO本身具備兩個內(nèi)部接口：其一是一個標(biāo)準(zhǔn)順序，當(dāng)數(shù)據(jù)到達時，最近輸入塊的地址會發(fā)生改變；其二是一個用于時域濾波的“智能”接口，最近的輸入在那里保持不變。

　　除了接口連接的靈活性之外，可以通過四種一般意義上有所不同的方法來訪問FIFO中的數(shù)據(jù)：單聲道模式；簡單立體聲模式；數(shù)字混合模式；以及完全立體聲模式。這些模式為立體聲數(shù)據(jù)以及單聲道/立體聲輸入/輸出配置的交叉或分塊存儲提供了多樣的選擇。

　　通過在一個單獨設(shè)備中合并兩個主要的處理單元、硬件加速、數(shù)據(jù)管理以及輸入/輸出信號調(diào)節(jié)，設(shè)計師可以更快更簡單地集成更大的系統(tǒng)。他們可以顯著地削減組件數(shù)量，滿足便攜式裝備中固有的小尺寸要求。加入I2S、PCM、SPI、I2C、TWSS和GPIO的直接接口，以及采用設(shè)備的小型形狀因子（64針腳LFBGA包，尺寸僅為7mmx7mm）和處理數(shù)據(jù)的集成IOP，進一步幫助設(shè)計師實現(xiàn)小型化。

　　此外，BelaSigna 250還加入了許多額外功能，有助于降低功耗。該設(shè)備具有低功耗設(shè)計。例如，系統(tǒng)在平均負(fù)載下以1.8V的供電電壓和20MHz的時鐘頻率工作，通常將消耗不到5mA的電量。為了額外節(jié)能，每一個輸入通道都可以通過軟件關(guān)斷，同時，僅需0.05mA電流供應(yīng)的低電流待機模式延長了電池壽命。

從20世紀(jì)70年代產(chǎn)生構(gòu)想以來，特別是在過去十年間，數(shù)據(jù)信號處理(DSP)在媒體應(yīng)用激增的推動下，已經(jīng)成為了一項耳熟能詳?shù)募夹g(shù)。從用于軍事的語音和圖像處理開始，這項技術(shù)首先發(fā)展進入音頻和視頻的應(yīng)用環(huán)境，隨即又進入了更加主流的電子領(lǐng)域。

　　今天，設(shè)計師們正面臨著如下一系列信號處理方面的挑戰(zhàn)：要求同時具備先進的功能性、便攜性和低耗能性的應(yīng)用，其要求不斷增加。音頻領(lǐng)域是個典型應(yīng)用：從專業(yè)耳機到電子聽診器和遙感器，新的應(yīng)用不斷出現(xiàn)，這就要求工程師利用電池供電，以相對較低的成本和小型化設(shè)計實現(xiàn)音頻壓縮和錄音、聲音管理、回波消除和言語處理。

　　但是應(yīng)用的便攜性增加了這些挑戰(zhàn)的難度：低能耗不僅僅要求提高電池壽命，還要求降低電池的尺寸大小和重量。尺寸限制還要求組件數(shù)量越少越好，而設(shè)備的復(fù)雜性則不斷隨著市場要求產(chǎn)品所具特色的增加而增加。最后，市場的快速變化向設(shè)計師們施壓，他們必須比以前更加迅速地完成項目，并盡快將他們的想法轉(zhuǎn)化成銷售額。因此，IP復(fù)用或某些形式的可編程性至關(guān)重要。

　　有充分證據(jù)證明，實現(xiàn)信號處理功能集成的驅(qū)動力也對傳統(tǒng)上模擬和數(shù)字電子技術(shù)之間的分離造成了沖擊，使得混合信號的IC設(shè)計更加普遍。對于芯片設(shè)計師來說，這本身就困難重重：例如，他們需要設(shè)計具備多重地和電源的組件，并確保模擬和數(shù)字兩部分之間的充分隔離，因為其中一部分可能干擾到另一部分。

　　盡管存在這些固有的難題，系統(tǒng)設(shè)計師的需求已經(jīng)使模擬和數(shù)字技術(shù)集成于芯片上變得不可避免。產(chǎn)業(yè)從許多不同的方向解決了這個問題：線性電路的制造商已經(jīng)開始向他們的設(shè)備添加數(shù)字功能；同時可編程邏輯技術(shù)的供應(yīng)商也已經(jīng)嘗試集成模擬功能。但是，最重要和最成功的事情可能是，微處理器、DSP以及DSP核心的制造商一直努力在芯片上集成更多外圍功能。今天，具有真正專門知識和處理技術(shù)的設(shè)備供應(yīng)商可以提供具備ADC、DAC、顯示驅(qū)動器、電源管理、集成放大器以及許多在特殊應(yīng)用中普遍使用的外圍支持功能的單芯片信號處理解決方案。

　　單芯片音頻處理解決方案

　　圖1展示了由AMI半導(dǎo)體公司開發(fā)的經(jīng)優(yōu)化的混合信號片上系統(tǒng)音頻處理解決方案的示意圖。這款被稱為BelaSigna? 250的芯片提供了一個極好的例子，證明了當(dāng)前使用最新的混合信號半導(dǎo)體處理技術(shù)而可能達到的集成水平。

　　該設(shè)備以將非同尋常的功率效率與高性能有機結(jié)合的平行處理架構(gòu)為基礎(chǔ)，構(gòu)成了一個完整的音頻解決方案，包括ADC與DAC、濾波器、放大器和電源管理電路。使用一個完全可編程的16位定點雙哈佛架構(gòu)DSP核心作為其主處理器，意味著BelaSigna 250可以迅速地在軟件中進行配置——利用AMIS或第三方軟件合作伙伴提供的程序庫功能，使這個進程得以加速。

　　通過納入加權(quán)疊加式(WOLA)濾波器組協(xié)處理器而引入的平行性，通過在時間域和頻率域之間的一個信號上進行轉(zhuǎn)換以及其它基于矢量的計算，推動了數(shù)字濾波。這個硬件加速功能使得在便攜式設(shè)計中所要求的電源效率和空間要求成為可能。

　　這個平行處理器架構(gòu)被一個完全立體聲的音頻信號鏈所環(huán)繞，包括經(jīng)由16位過采樣∑-△A/D轉(zhuǎn)換器的輸入和包括模擬線路輸出以及可以直接驅(qū)動擴音器的差分?jǐn)?shù)字功率輸出。音頻鏈杰出的保真度提供了一個88dB的整體系統(tǒng)動態(tài)范圍。架構(gòu)能夠執(zhí)行雙精度操作意味著這個信號保真度可以在處理期間被維持。通過在WOLA濾波器組協(xié)處理器中使用的新時間—頻率轉(zhuǎn)換算法，實現(xiàn)了極低的系統(tǒng)噪音以及較低的群延遲。

　　由經(jīng)過音頻優(yōu)化的DMA單元，即輸入/輸出處理器(IOP)來管理設(shè)備內(nèi)的信號數(shù)據(jù)。這個單元管理著從ADC和輸入FIFO得來的數(shù)據(jù)集合。在處理之后，它還向音頻輸出級和輸出FIFO饋送數(shù)字?jǐn)?shù)據(jù)。每一個FIFO本身具備兩個內(nèi)部接口：其一是一個標(biāo)準(zhǔn)順序，當(dāng)數(shù)據(jù)到達時，最近輸入塊的地址會發(fā)生改變；其二是一個用于時域濾波的“智能”接口，最近的輸入在那里保持不變。

　　除了接口連接的靈活性之外，可以通過四種一般意義上有所不同的方法來訪問FIFO中的數(shù)據(jù)：單聲道模式；簡單立體聲模式；數(shù)字混合模式；以及完全立體聲模式。這些模式為立體聲數(shù)據(jù)以及單聲道/立體聲輸入/輸出配置的交叉或分塊存儲提供了多樣的選擇。

　　通過在一個單獨設(shè)備中合并兩個主要的處理單元、硬件加速、數(shù)據(jù)管理以及輸入/輸出信號調(diào)節(jié)，設(shè)計師可以更快更簡單地集成更大的系統(tǒng)。他們可以顯著地削減組件數(shù)量，滿足便攜式裝備中固有的小尺寸要求。加入I2S、PCM、SPI、I2C、TWSS和GPIO的直接接口，以及采用設(shè)備的小型形狀因子（64針腳LFBGA包，尺寸僅為7mmx7mm）和處理數(shù)據(jù)的集成IOP，進一步幫助設(shè)計師實現(xiàn)小型化。

　　此外，BelaSigna 250還加入了許多額外功能，有助于降低功耗。該設(shè)備具有低功耗設(shè)計。例如，系統(tǒng)在平均負(fù)載下以1.8V的供電電壓和20MHz的時鐘頻率工作，通常將消耗不到5mA的電量。為了額外節(jié)能，每一個輸入通道都可以通過軟件關(guān)斷，同時，僅需0.05mA電流供應(yīng)的低電流待機模式延長了電池壽命。