3 數(shù)字式抖動(dòng)測試儀的研制

　　數(shù)字式抖動(dòng)測試儀的基本要求是完成對2.048MHz的鎖相時(shí)鐘進(jìn)行相位抖動(dòng)測試，具體要求按ITU-TG.823建議執(zhí)行。設(shè)計(jì)方案采用數(shù)字方法測試抖動(dòng)。數(shù)字抖動(dòng)測試方法中關(guān)鍵的就是計(jì)數(shù)器的設(shè)計(jì)，本設(shè)計(jì)選用的計(jì)數(shù)器的計(jì)數(shù)時(shí)鐘頻率為100MHz。但是為了保證測試抖動(dòng)的精度要求，對于100MHz記數(shù)產(chǎn)生的誤差信號(hào)，專門設(shè)計(jì)了誤差脈沖展寬電路，以提高測試精度。圖3給出了數(shù)字式抖動(dòng)測試儀的功能框圖。

?

?

　　研制的抖動(dòng)測試儀主要包括以下模塊：時(shí)鐘記數(shù)、脈沖展寬、數(shù)據(jù)存儲(chǔ)、數(shù)據(jù)處理。其中除了脈沖展寬模塊是模擬電路外，其余的3個(gè)模塊都是數(shù)字電路，所以該設(shè)計(jì)是一種數(shù)字與模擬的混合電路。在設(shè)計(jì)中，考慮到算法的復(fù)雜性和靈活性，開發(fā)時(shí)間的緊迫性以及系統(tǒng)的要求，選用了德州儀器（TI）的TMS320F206。

　　3.1 DSP選擇

　　TMS320F206是德州儀器公司用靜態(tài)CMOS技術(shù)集成的DSP芯片，屬于TMS320C2000系列。這是一種低功耗器件，采用了改進(jìn)的哈佛結(jié)構(gòu)，有1條程序總線和3條數(shù)據(jù)總線，有高度并行性的算術(shù)邏輯單元ALU、專用硬件邏輯、片內(nèi)存儲(chǔ)器、片內(nèi)外設(shè)和高度專業(yè)化的指令集，從而使該芯片速度高、操作靈活。TMS320F206有224K的尋址能力、3個(gè)外部中斷、1個(gè)同步串口和一個(gè)異步串口，最高時(shí)鐘為40MHz。由于每秒需處理數(shù)據(jù)2Mbit，每個(gè)符號(hào)采樣兩次，所以實(shí)際數(shù)據(jù)速率是4Mbps。通過其算法來估計(jì)其運(yùn)算量，40MIPS的處理能力完全可以滿足其要求。在設(shè)計(jì)中使用了1個(gè)外部中斷，一個(gè)異步串口。異步串口和PC機(jī)的串口相連接，將DSP計(jì)算結(jié)果送回到PC機(jī)顯示。

　　3.2 時(shí)鐘記數(shù)模塊

　　該模塊主要作用有以下幾個(gè)：

　?、賹Χ诸l后的2MHz時(shí)鐘信號(hào)用100MHz的時(shí)鐘進(jìn)行記數(shù)；

　?、谟?00MHz時(shí)鐘對2MHz信號(hào)記數(shù)，產(chǎn)生誤差脈沖；

　　③對展寬后的誤差脈沖用100MHz的時(shí)鐘進(jìn)行記數(shù)；

　?、墚a(chǎn)生與數(shù)據(jù)存儲(chǔ)模塊接口的寫時(shí)鐘和寫使能信號(hào)；

　?、輰?MHz的記數(shù)

　　值和展寬的誤差脈沖記數(shù)值通過一路8位的數(shù)據(jù)總線分時(shí)輸出。

　　此模塊的設(shè)計(jì)主要是用一塊XILINX公司的CPLD XC95108來完成的。

　　3.3 脈沖展寬模塊

　　脈沖展寬模塊是為了提高測試抖動(dòng)的精度，這是本設(shè)計(jì)中非常關(guān)鍵的一個(gè)模塊。本設(shè)計(jì)測試抖動(dòng)其實(shí)就是精確地測試出每個(gè)周期的時(shí)間，只有測試的時(shí)間精度提高，最終測試抖動(dòng)才能達(dá)到要求的精度。若無脈沖展寬電路，僅用100MHz的時(shí)鐘記數(shù)的話，則單個(gè)周期的測時(shí)的最大誤差將會(huì)是20ns，這樣根本無法滿足抖動(dòng)測試的精度要求。

　　為了測出小于度量單位的一個(gè)物理量的值，我們很容易地想到只要將該物理量放大一個(gè)固定的倍數(shù)后，使該放大后的物理量可測，此時(shí)只要測出該物理量后除以該放大倍數(shù)，即可得到原先的物理量的值。該模塊的設(shè)計(jì)就利用了這樣的思路。具體是利用LM234產(chǎn)生兩個(gè)恒流源，分別做為一個(gè)電容的充電電流和放電電流。利用充放電電流的不同產(chǎn)生斜率不同的充電曲線，再與一參考電壓進(jìn)行比較，即可得到一展寬的脈沖。具體的脈沖展寬電路是用兩個(gè)三級(jí)管完成充放電工作和比較電路。三級(jí)管的型號(hào)是2SC3357，2SC3357是高頻三級(jí)管，其工作頻率可達(dá)到2GHz。選用高頻三級(jí)管對此設(shè)計(jì)相當(dāng)重要，因?yàn)橐獪y的誤差脈沖其時(shí)間只有幾個(gè)ns。

　　3.4 數(shù)據(jù)存儲(chǔ)模塊

　　數(shù)據(jù)存儲(chǔ)模塊主要是作為時(shí)鐘記數(shù)模塊所記數(shù)據(jù)的緩沖器，在時(shí)鐘記數(shù)模塊和數(shù)據(jù)處理模塊之間充當(dāng)接口。正如前面所介紹的，選用了一片選進(jìn)先出（FIFO）芯片，型號(hào)是IDT72230。此型號(hào)的FIFO具有2K×8的存儲(chǔ)空間。在FIFO的數(shù)據(jù)全滿后，由IDT72230的FF（全滿標(biāo)志引腳）向數(shù)據(jù)處理模塊發(fā)送中斷請求信號(hào)。而數(shù)據(jù)處理模塊中的DSP會(huì)從FIFO中將這2K數(shù)據(jù)讀出來。

　　3.5 數(shù)據(jù)處理模塊

　　數(shù)據(jù)處理模塊以DSP為核心，來對記數(shù)器記得的值進(jìn)行處理，最終算得Jitter的值。DSP中用到了中斷口IT1，當(dāng)FIFO滿時(shí)，從FIFO中讀出2K個(gè)數(shù)據(jù)。而DSP與外部的通信則用的是異步串口。

　　4 調(diào)試

　　由于系統(tǒng)工作于較高的頻率，計(jì)數(shù)器為100MHz，DSP為40MHz，DSP的外圍設(shè)備一般為20MHz，最高為40MHz，因而在系統(tǒng)設(shè)計(jì)中，必須注意高頻影響。

　　在布線時(shí)，特意把數(shù)據(jù)和地址成組布線，以降低對其它信號(hào)的影響。對一些關(guān)鍵的控制線。如存儲(chǔ)器讀寫信號(hào)和FIFO讀寫信號(hào)，在其兩邊都加上了地線保護(hù)特別是FIFO的讀寫信號(hào)，由于其對干擾特別敏感。對一些較長的引線，可串接一個(gè)30Ω的小電阻或加終端匹配以減小反射。

　　在軟件設(shè)計(jì)中，采用C語言和匯編語言混合編程。具體的編程方法可查閱DSP的手冊。TI公司還提供了一個(gè)運(yùn)行庫（RuntimeLib）。用TI公司的JATG調(diào)試器進(jìn)行調(diào)試時(shí)，在DSP程序中調(diào)用運(yùn)行庫的函數(shù)，可以打開PC機(jī)上的文件獲取數(shù)據(jù)，或?qū)SP的數(shù)據(jù)傳入PC機(jī)并存入文件，或通過PC機(jī)鍵盤向DSP傳遞信息和發(fā)送命令，從而為調(diào)試帶來了極大的方便。

　　由于在本設(shè)計(jì)中采用了DSP技術(shù)，使得開發(fā)的周期大為縮減，系統(tǒng)的靈活性也大大增強(qiáng)。隨著數(shù)字處理芯片（DSP）處理速率的加快，外圍通訊能力的加強(qiáng)，以及數(shù)字信號(hào)處理的實(shí)時(shí)性的需要，其應(yīng)用范圍必將越來越廣泛。

?