AMD近日在美國洛杉磯舉辦年度技術(shù)大會，正式發(fā)布了包括16核心銳龍9 3950X在內(nèi)的第三代銳龍3000系列處理器、RX 5700系列顯卡，并首次深度揭秘了Zen 2 CPU架構(gòu)、RDNA GPU架構(gòu)。

銳龍三代不但性能提升巨大，而且依然延續(xù)AM4封裝接口，與現(xiàn)有的一二代銳龍、300/400系列主板完全兼容，而且按照AMD的說法，AM4接口將延續(xù)到至少2020年。

但是，你知道多年多平臺堅持一個接口不變有多么的困難嗎？

AMD AM4接口始于2016年的第七代APU，當(dāng)時還是28nm制造工藝，挖掘機CPU架構(gòu)，最多4核心4線程，之后的三代銳龍CPU、APU處理器都延續(xù)這一平臺不變，規(guī)格也一路來到了7nm工藝、Zen 2架構(gòu)、16核心32線程，三年之間經(jīng)歷了四種工藝、四種架構(gòu)、四倍核心數(shù)量增加。

同時，內(nèi)存頻率從DDR4-2400提高到DDR4-3200，并從12條PCIe 3.0來到24條PCIe 4.0。

三代銳龍最大的變化，就是采用了chiplet多芯片封裝，這是當(dāng)前形勢下非常理智的選擇。

近些年來，摩爾定律已經(jīng)逐漸遲緩，半導(dǎo)體工藝和芯片封裝技術(shù)的挑戰(zhàn)越來越大，傳統(tǒng)的單芯片設(shè)計正面臨無法克服的成本難題，如果繼續(xù)堅持單一芯片整合所有的模擬、邏輯、存儲電路，會越來越得不償失。

chiplet多芯片封裝之下，不同的IP模塊可以選擇最適合、最經(jīng)濟的工藝，比如銳龍三代的CPU部分是7nm，重點提高性能，IO輸入輸出部分則是12nm，節(jié)約成本也保證所有核心、緩存之間的延遲保持一致。

多芯片的最大難題就是互連效率，AMD為此早就設(shè)計了Infinity Fabric總線，現(xiàn)已升級到第二代，在性能、功耗、擴展性各方面都有大幅升級，是確保銳龍、霄龍模塊化設(shè)計的根基。

這是銳龍三代的內(nèi)部結(jié)構(gòu)簡圖，包括一個或兩個CPU Die（CCD），每個最多8核心16線程、32MB三級緩存，還有一個I/O Die（cIOD），Infinity Fabric總線控制器、內(nèi)存控制器、安全模塊、PCIe/USB控制器、時鐘發(fā)生器和其他各種IO都在這里。

每一個CPU Die都通過新設(shè)計的GMI2高速總線（當(dāng)年HT總線的全新升級版）與I/O Die互聯(lián)，而且兩個CPU Die之間沒有互通，這樣雖然看起來有點繞路，但能確保所有核心、緩存延遲的一致性。

而不管內(nèi)部芯片布局和結(jié)構(gòu)怎么變，對外都得繼續(xù)兼容AM4，這就對封裝提出了極高的挑戰(zhàn)。

根據(jù)AMD給出的數(shù)據(jù)，12nm工藝下焊錫突點間距（bump pitch）為150微米，7nm下則縮小到130微米，對于銳龍這樣的高性能處理器來說是非常有挑戰(zhàn)性的，無論基板還是焊接都需要革新，而這個世界上能做好microPGA封裝的廠商，只有兩家。

三代銳龍使用了新的封裝設(shè)計，12nm I/O Die部分繼續(xù)使用焊錫突點，7nm CPU Die部分則升級為銅柱（copper pillar），更緊湊，導(dǎo)電性更好，而且封裝后芯片高度可保持一致。

PCIe 4.0的加入也相當(dāng)棘手，其對PHY物理層、信號、材料等的要求都高了一個檔次，AMD為此在封裝層采用了低損耗材料，保持信號完整性，并進行了廣泛的測試，最終冒險取得了成功。

這是銳龍三代處理器內(nèi)部基板上的走線圖，可以明顯地看出兩個CPU Die都至于I/O Die連接，同時后者作為輸入輸出中樞，再與外接各種連通，而整體依然是AM4兼容的。

AMD表示，三代銳龍設(shè)計了新的12層基板來滿足更多、更復(fù)雜的走線，而且通用性很好，可以輕松更換IP模塊或者針腳，而且無論一個CPU Die還是兩個都是通用的。

由于傳統(tǒng)的貼片機和測試儀器都沒有針對多芯片封裝進行設(shè)計，AMD也不得不重新配置了組裝生產(chǎn)線，滿足三代銳龍的生產(chǎn)需求。

這下知道多芯片封裝和同接口兼容，是多么的難了吧。