數(shù)字信號處理器(digital signal processor,DSP)是一種用于數(shù)字信號處理的可編程微處理器，它的誕生與快速發(fā)展，使各種數(shù)字信號處理算送得以實時實現(xiàn)，為數(shù)字信號處理的研究和應(yīng)用打開了新局面，提供了低成本的實際工作環(huán)境和應(yīng)用平臺，推動了新的理論和應(yīng)用領(lǐng)域的發(fā)展。目前，DSP技術(shù)在通信、航空、航天。雷達、工業(yè)控制、醫(yī)療、網(wǎng)絡(luò)及家用電器等各個領(lǐng)域都得到了廣泛應(yīng)用。

1.1 DSP系統(tǒng)和芯片的結(jié)構(gòu)特點

1.1.1 DSP系統(tǒng)的基本結(jié)構(gòu)

通過傳感數(shù)將非電物理量轉(zhuǎn)換為模擬電信號，預(yù)處理一般包括放大器和濾波器兩部分，信號經(jīng)過放大器的放大變?yōu)榫哂幸欢ǚ档哪M輸入信號，而濾波器(低通或帶通)的作用則是濾除輸入模擬信號中的無用頻率成分和噪聲，避免采樣后發(fā)生頻譜混疊失真。A/D轉(zhuǎn)換器的任務(wù)是在滿足奈奎斯特采樣定理的條件下，將模擬信號轉(zhuǎn)換為數(shù)字信以，DSP負責對輸入數(shù)字信號進行某些算法，如卷積、相關(guān)、濾波或快速傅里葉變換(FFT)等。經(jīng)過處理之后的數(shù)字信號再進行DA轉(zhuǎn)換，由于轉(zhuǎn)換輸出的模擬信號中含有許多高頻成分，因此要通過重建濾波器濾除這些高頻信號，以獲得平滑的模擬輸出信號。

實際上，為了完成數(shù)字信號處理的任務(wù)，除了圖1-1所示的DSP基本結(jié)構(gòu)之外，還必須在DSP系統(tǒng)中配置人機接口、存儲器、通信接口、測試接口和電源設(shè)備等。

1.1.2 DSP芯片的結(jié)構(gòu)特點

1.采用改進型哈佛結(jié)構(gòu)

計算機的總線結(jié)構(gòu)分為：馮·諧依曼(von Neumann)結(jié)構(gòu)和哈佛(Harvard)結(jié)構(gòu)。

多數(shù)微處理器和單片機采用馮·諾依曼結(jié)構(gòu)，線和數(shù)據(jù)總線，CPU只能使用同一條地址總線去如圖1-2所示。(在這種結(jié)構(gòu)中只含一條內(nèi)部地址總分時傳送程序地址和數(shù)據(jù)地址，使用同一條數(shù)據(jù)總線去分別讀取程序代碼或進行數(shù)據(jù)的讀寫訪問)因此，對總線是分時使用，對指令的執(zhí)行也只能串行進行，而不能并行進行，因而處理速度慢，數(shù)據(jù)吞吐量低。(程序和數(shù)據(jù)共用同一套總線，對程序和數(shù)據(jù)需分時續(xù)寫)

哈佛總線結(jié)構(gòu)如圖1-3(a)所示，程序存儲器和數(shù)據(jù)存儲器是分開的，有多條獨立的程序總線和數(shù)據(jù)總線，其中PAB、PDB和PCB分別是程序地址總線、程序數(shù)據(jù)總線和程序控制總線，DAB、DDB和DCB分別是數(shù)據(jù)地址總線、數(shù)據(jù)數(shù)據(jù)總線和數(shù)據(jù)控制總線，它們可同時對程序和數(shù)據(jù)進行尋址和讀寫，因此，使指令的執(zhí)行和對數(shù)據(jù)的訪問能夠并行進行，使CPU的運行速度和處理能力都得以大幅度提高。

DSP采用的是進型哈佛總線結(jié)構(gòu)如圖1-3(b)所示。其改進之處是：在數(shù)據(jù)總線和程序總線之間有局部的交叉連接，也就是說，在程序空間和數(shù)據(jù)空間之間有相互訪問的能力，從而增加了存儲器訪問的靈活性，提高了DSP的運行效率。DSP的哈佛總線改進之處主要體現(xiàn)在下列3點。

⑴片內(nèi)RAM可以映像數(shù)據(jù)空間，也可以映像至程序空間當片內(nèi)RAM被映像至程序空間時，意味著可以利用程序總線來訪問數(shù)據(jù)。

⑵片內(nèi)ROM可以映像至程序空間，也可以映像至數(shù)據(jù)空間。當片內(nèi)ROM被映像至數(shù)據(jù)空間時，就可利用數(shù)據(jù)總線去讀取程序空間。

⑶具有根裝裁(boatloader) 功能，允許將片外的指令代碼調(diào)至片內(nèi)數(shù)據(jù)存儲器，供CPIL零等待運行。

2.流水線操作

CPU執(zhí)行一條指令通常分為4個階段。

⑴F：取指(fetch)。

⑵D：譯碼(decode)。

⑶O：取操作數(shù)(operand)。

⑷X：執(zhí)行(execute)。

dsp技術(shù)綜述 發(fā)展現(xiàn)狀

所謂流水線操作就是一條指令的不同階段分在連續(xù)的幾個周期上，通過不同的硬件去完成指定的不同執(zhí)行階段(稱為級 )。

3.片內(nèi)集成有硬件乘法器和乘加單元

一般微處理器中沒有硬件乘法器，在做乘法運算時，需要調(diào)用內(nèi)部運算序列去執(zhí)行一系列相加和移位運算才能完成，所以要花費多個時鐘周期。例如，TMS320C54x系列片內(nèi)集成有一個17位X17位的硬件乘法器和40位的加法器，可以高速完成乘法-累加運算(MAC);TMS320C6000系列片內(nèi)有2個硬件乘法器，支持在單周期內(nèi)完成16位×16位、16位×32位的乘法，并支持雙16位×16位和4個8位×8位的乘法運算。

4.功能強大的CPU結(jié)構(gòu)

除了上面提到的硬件乘法器和乘加單元，DSP的CPU一般還包括：算術(shù)邏輯運算單元(ALU)、累加器、加法器、桶型移位器、程序地址產(chǎn)生和數(shù)據(jù)地址產(chǎn)生等部分。

5.硬件循環(huán)重復(fù)機制

許多DSP芯片具有重復(fù)操作指令和支持重復(fù)操作的專用硬件，通過它們可以自動地重復(fù)執(zhí)行單條指令或一段指令。

6.復(fù)合操作指令

所謂復(fù)合操作是指在一條單字單周期指令中可以分別完成多個操作任務(wù)。

7.嵌入式功能

DSP片內(nèi)配置有大量片內(nèi)外設(shè)，如圖1-8所示。一般包括程序存儲器、數(shù)據(jù)存儲器、定時/計數(shù)器、串行口、主機接口、外部存儲器接口、電源控制、JTAG接口等。開發(fā)者不用外擴很多器件，既可組成獨立的應(yīng)用系統(tǒng)。DSP芯片具有很強的擴展接口的能力，可無縫連接片外存儲器和一系列I/O器件。由于DSP既有高速的數(shù)字信號處理能力，又有強大的嵌入式接口能力，因此在嵌入式系統(tǒng)中獲得了廣泛應(yīng)用。

DSP技術(shù)的發(fā)展

1.3DSP芯片的分類、性能及其應(yīng)用

1.3.1 DSP芯片的分類填題

1、按照數(shù)據(jù)格式分類

按照數(shù)據(jù)格式分為定點DSP和浮點DSP。

2、按照芯片用途分類

按照芯片用途分為通用型DSP和專用型DSP。

3、按照芯片結(jié)構(gòu)分類

按照芯片的結(jié)構(gòu)有多種分類法。例如，靜態(tài)DSP是指在某種頗率范圍內(nèi)的任問題率上都能正常工作的DSP芯片，除運行速度有變化外，沒有性能的下降：一致性DSP是指它們的指令集、CPU結(jié)構(gòu)及管腳都相互兼容的DSP芯片，如TI公司的TMS320系列DSP等。

為某種應(yīng)用且的而專門設(shè)計的ASIC系統(tǒng)，它只涉及一種或一種以上的自然類型數(shù)據(jù)的處理，如音頻、視頻、語音的壓縮和解壓縮、調(diào)制和解調(diào)器等，其內(nèi)部部是由基本DSP運算單元構(gòu)建的，包括FIR、11R、FFT、DCT和卷積碼的編碼/解碼器及RS編碼/解碼器等。其特點是計算密集、數(shù)據(jù)量和運算量都很大。

積木式結(jié)構(gòu)由乘法器、存儲器、控制電路等單元邏輯電路搭接面成，這種結(jié)構(gòu)方式也稱為硬連線邏輯電路，具有成本低、速度高等特點，但沒有可編程能力。目前主要用于接收機的前端的某些高頻操作中。

1.3.2DSP芯片的性能

DSP芯片種類繁多，結(jié)構(gòu)差別很大，使用場合有所不同，因此，目前對DSP性能優(yōu)劣的衡量還沒有一個統(tǒng)一的標準。不同廠商的產(chǎn)品指標甚至不具備可比性。下述技術(shù)指標只是從運算速度的角度描述了DSP的處理能力或性能，僅作為系統(tǒng)設(shè)計時的一種參考。

(1)MIPS，百萬條指令/秒。例如，TMS320C6416在時鐘為1GHz時的峰值性能可達8000MIPS。

(2)MOPS，百萬次操作/秒。操作包括CPU操作、地址計算、數(shù)據(jù)訪問及I/O操作等，該項指標用于評價DSP的處理能力。如 TMS320C6201在時鐘為200MHz時的峰值性能可達2400MOPS。

(3)MFLOPS，百萬次浮點操作/秒。浮點操作包括浮點乘法、加法、減法、浮點數(shù)據(jù)的存儲等操作。該項指標是衡量浮點DSP處理能力的重要指標。如ADSP-TS201S的峰值性能可達14400MFLOPS。

(4)MBPS:百萬位/秒。該項指標用于衡量DSP的數(shù)據(jù)傳輸能力，通常指總線或1/O口的帶寬，它是對總線或I/O口數(shù)據(jù)吞吐率的量度。如TMS320C6000的總線時鐘為200MHz時，其總線數(shù)據(jù)吞吐率為800MBPS。

(5)MAC執(zhí)行時間：完成一次乘法累加運算所需要的時間。大部分DSP可在單周期內(nèi)完成一次MAC。

(6)FFT執(zhí)行時間：完成一個N點FFT運算所需要的時間。FFT是數(shù)字信號處理中的典型運算，因此用FFT執(zhí)行時間作為DSP的性能衡量標準更具有實用價值。

1.3.3DSP芯片的應(yīng)用