玄鐵RISC-V處理器8款芯片實(shí)戰(zhàn)分析

雖然RISC-V 架構(gòu)還不完善，在諸如安全、虛擬化架構(gòu)、IOMMU/SMMU、中斷控制架構(gòu)、RAS（Reliability，Availability and Serviceability）等方面還剛起步，在代碼密度（code size）、虛擬內(nèi)存管理、原子操作效率等方面也還存在一些缺陷，但這不會(huì)妨礙 RISC-V 架構(gòu)的長(zhǎng)遠(yuǎn)向好發(fā)展，因?yàn)槠溟_源的本質(zhì)不曾改變。回顧Linux 內(nèi)核的發(fā)展歷史，在 Linux 內(nèi)核之前，IBM 的 Unix 收費(fèi)操作系統(tǒng)無論在穩(wěn)定性和用戶體驗(yàn)上都是非常成功的，而相比之下剛出道的 Linux 內(nèi)核無論在穩(wěn)定性以及用戶體驗(yàn)上都比較糟糕，但是由于 Linux 內(nèi)核的開源屬性迅速在 5 年時(shí)間內(nèi)（1991 年到 1996 年）吸引了超過 350 萬開發(fā)者的使用。經(jīng)過30年的發(fā)展，Linux 操作系統(tǒng)（基于 Linux 內(nèi)核開發(fā)的各種操作系統(tǒng)）已經(jīng)成為世界上最主流的操作系統(tǒng)之一（Windows 主要在桌面機(jī)，IOS/安卓主要在智能手機(jī)和平板電腦），無論在服務(wù)器、云計(jì)算以及嵌入式領(lǐng)域基本已是 Linux 內(nèi)核的天下。 RISC-V 和 X86、ARM 的競(jìng)爭(zhēng)完全是不同維度的競(jìng)爭(zhēng)，他們?nèi)齻€(gè)分別是全球處理器技術(shù)演進(jìn)在不同階段的產(chǎn)物，而基本可以確定的是未來三種架構(gòu)會(huì)長(zhǎng)期共存，只是應(yīng)用的側(cè)重領(lǐng)域有所不同罷了。本文來自“玄鐵RISC-V處理器入門及實(shí)戰(zhàn)”，平頭哥玄鐵 CPU 是智能、安全、端云一體芯片架構(gòu)的基石，為數(shù)字化時(shí)代提供計(jì)算核心。玄鐵自誕生以來，堅(jiān)持核心技術(shù)自研發(fā)展道路，新系列產(chǎn)品積極擁抱開源 RISC-V架構(gòu)。

入門級(jí)微控制器：E902

玄鐵 E902 采用 2 級(jí)極簡(jiǎn)流水線并對(duì)執(zhí)行效率進(jìn)行了增強(qiáng)，典型工作頻率＞150MHz，是首款支持硬件安全擴(kuò)展技術(shù)的 RISC-V 處理器?？梢詰?yīng)用在對(duì)功耗和成本極其敏感的IoT、MCU 等場(chǎng)景。

E902 處理器采用 2 級(jí)流水線結(jié)構(gòu)：取指和執(zhí)行。指令取指階段主要負(fù)責(zé)從內(nèi)存中獲取指令；指令執(zhí)行階段主要負(fù)責(zé)指令譯碼、執(zhí)行和回寫。

高能效微控制器：E906

玄鐵 E906 采用 5 級(jí)按序流水線，典型工作頻率＞1GHz，可選性能優(yōu)異的單精度浮點(diǎn)單元以及標(biāo)量 DSP 計(jì)算單元。可以應(yīng)用在無線接入、音頻、中高端 MCU、導(dǎo)航等場(chǎng)景。

E906 處理器采用 5 級(jí)流水線結(jié)構(gòu)：取指、譯碼、執(zhí)行、內(nèi)存訪問、寫回。 ● 取指階段，訪問指令 Cache 或者總線，獲取指令，同時(shí)訪問 BTB，發(fā)起 0 延時(shí)跳轉(zhuǎn)。 ● 譯碼階段，訪問動(dòng)態(tài)分支預(yù)測(cè)器和返回棧，發(fā)起分支的預(yù)測(cè)跳轉(zhuǎn)，同時(shí)進(jìn)行指令譯碼，讀取寄存器堆，處理數(shù)據(jù)相關(guān)性和數(shù)據(jù)前饋。 ● 執(zhí)行階段，完成單周期整型計(jì)算指令和多周期乘除法指令的執(zhí)行、存儲(chǔ)/加載指令地址計(jì)算和跳轉(zhuǎn)指令處理。其中，整型計(jì)算包括普通的算術(shù)指令和邏輯指令。 ● 內(nèi)存訪問階段，利用執(zhí)行階段產(chǎn)生的存儲(chǔ)/載入指令的目標(biāo)地址訪問數(shù)據(jù) Cache 或者總線。 ● 寫回階段，將指令執(zhí)行結(jié)果寫回寄存器堆。 E906 設(shè)計(jì)有片上緊耦合的 IP 接口和多條 AHB-Lite 的總線接口。片上緊耦合的 IP 接口集成矢量中斷控制器（CLIC），支持中斷嵌套。外部中斷源數(shù)量最高可配置 240 個(gè)，中斷優(yōu)先級(jí)支持 4/8/16/32 級(jí)可配置。

計(jì)算增強(qiáng)型微控制器：E907

玄鐵 E907 采用 5 級(jí)按序流水線，典型工作頻率＞1GHz，是玄鐵 MCU 處理器中的性能最高的處理器核，可選配高性能浮點(diǎn)以及 DSP 計(jì)算單元，同時(shí)支持 TCM 擴(kuò)展以及中斷加速技術(shù)以進(jìn)一步提升實(shí)時(shí)性?？梢詰?yīng)用在語音入口 MCU、TWS、MPU、多模無線接入等場(chǎng)景。

E907 處理器采用 5 級(jí)流水線結(jié)構(gòu)：取指、譯碼、執(zhí)行、內(nèi)存訪問、寫回。 ● 取指階段，訪問指令 Cache 或者外部總線，獲取指令，同時(shí)訪問 BTB，發(fā)起 0 延時(shí)跳轉(zhuǎn)。 ● 譯碼階段，訪問動(dòng)態(tài)分支預(yù)測(cè)器和返回棧，發(fā)起分支的預(yù)測(cè)跳轉(zhuǎn)，同時(shí)進(jìn)行指令譯碼，讀取寄存器堆，處理數(shù)據(jù)相關(guān)性和數(shù)據(jù)前饋。 ● 執(zhí)行階段，完成單周期整型計(jì)算指令和多周期乘除法指令的執(zhí)行、存儲(chǔ)/加載指令地址計(jì)算和跳轉(zhuǎn)指令處理。其中，整型計(jì)算包括普通的算術(shù)指令和邏輯指令。 ● 內(nèi)存訪問階段，利用執(zhí)行階段產(chǎn)生的存儲(chǔ)/載入指令的目標(biāo)地址訪問數(shù)據(jù) Cache 或者外部總線。 ● 寫回階段，將指令執(zhí)行結(jié)果寫回寄存器堆。 E907 設(shè)計(jì)有片上緊耦合的 IP 接口和兩條主設(shè)備總線接口。片上緊耦合的 IP 接口集成矢量中斷控制器（CLIC），支持中斷嵌套。外部中斷源數(shù)量最高可配置 240 個(gè)，中斷優(yōu)先級(jí)支持 4/8/16/32 級(jí)可配置。

高能效應(yīng)用處理：C906

玄鐵 C906 采用 5-8 級(jí)變長(zhǎng)流水線，典型工作頻率＞1GHz，標(biāo)配內(nèi)存管理單元，可運(yùn)行 Linux 等操作系統(tǒng)，并可選性能優(yōu)異的單精度浮點(diǎn)和矢量運(yùn)算單元?？梢詰?yīng)用在消費(fèi)類 IPC、多媒體、消費(fèi)類電子等場(chǎng)景。

C906 核內(nèi)子系統(tǒng)主要包含：指令提取單元（IFU）、指令譯碼單元（IDU）、整型執(zhí)行單元（IU）、浮點(diǎn)單元（FPU）、可配的矢量執(zhí)行單元（VPU）、存儲(chǔ)載入單元（LSU）、指令退休單元（RTU）、虛擬內(nèi)存管理單元（MMU）、物理內(nèi)存保護(hù)單元（PMP）、主設(shè)備接口單元（AXI Master IF）等。

兼容 64 位高能效處理：C908

玄鐵 C908 采用 9 級(jí)雙發(fā)按序流水線，典型工作頻率＞2GHz，通過指令融合技術(shù)進(jìn)一步提升流水線效率，實(shí)現(xiàn)了卓越的能效比。兼容 RVA22 標(biāo)準(zhǔn)，同時(shí)兼容 RISC-V 最新Vector1.0 標(biāo)準(zhǔn)以進(jìn)一步提升 AI 算力。

C908 核內(nèi)子系統(tǒng)主要包含：指令提取單元（IFU）、指令執(zhí)行單元（IEU）、矢量浮點(diǎn)執(zhí)行單元（VFPU）、存儲(chǔ)載入單元（LSU）、虛擬內(nèi)存管理單元（MMU）和物理內(nèi)存保護(hù)單元（PMP）。

高性能應(yīng)用處理：C910

玄鐵 C910 采用 12 級(jí)多發(fā)亂序流水線，典型工作頻率＞2.5GHz，是首款實(shí)現(xiàn)規(guī)?；慨a(chǎn)的高性能亂序 RISC-V 處理器。采用 3 發(fā)射、8 執(zhí)行的深度亂序執(zhí)行架構(gòu)，針對(duì)算術(shù)運(yùn)算、內(nèi)存訪問以及多核同步等方面進(jìn)行了增強(qiáng)。

C910 核內(nèi)子系統(tǒng)主要包含：指令提取單元（IFU）、指令譯碼單元（IDU）、整型執(zhí)行單元（IU）、浮點(diǎn)單元（FPU）、存儲(chǔ)載入單元（LSU）、指令退休單元（RTU）、虛擬內(nèi)存管理單元（MMU）和物理內(nèi)存保護(hù)單元（PMP）。 C910 多核子系統(tǒng)包含：數(shù)據(jù)一致性接口單元（CIU）、二級(jí)高速緩存、主設(shè)備接口單元、可配置的 AXI4.0 設(shè)備一致性接口（DCP，Device Coherence Port）、平臺(tái)級(jí)中斷控制器（PLIC）、計(jì)時(shí)器和自定義多核單端口調(diào)試框架。

AI 加速引擎：C920

玄鐵 C920 采用 12 級(jí)多發(fā)亂序流水線，典型工作頻率＞2.5GHz，標(biāo)配單精度浮點(diǎn)單元，并可進(jìn)一步選配高性能亂序矢量運(yùn)算單元。同時(shí)具備出色的訪存能力，支持高性能數(shù)據(jù)預(yù)取技術(shù)。可以應(yīng)用在有高并發(fā)算力要求的人工智能、自動(dòng)駕駛等場(chǎng)景。

C920 核內(nèi)子系統(tǒng)主要包含：指令提取單元（IFU）、指令譯碼單元（IDU）、整型執(zhí)行單元（IU）、浮點(diǎn)單元（FPU）、矢量執(zhí)行單元（VU）、存儲(chǔ)載入單元（LSU）、指令退休單元（RTU）、虛擬內(nèi)存管理單元（MMU）和物理內(nèi)存保護(hù)單元（PMP）。 C920 多核子系統(tǒng)包含：數(shù)據(jù)一致性接口單元（CIU）、二級(jí)高速緩存、主設(shè)備接口單元、可配置的 AXI4.0 設(shè)備一致性接口（DCP，Device Coherence Port）、平臺(tái)級(jí)中斷控制器（PLIC）、計(jì)時(shí)器和自定義多核單端口調(diào)試框架。

可靠實(shí)時(shí)增強(qiáng)：R910

玄鐵 R910 用 12 級(jí)多發(fā)亂序流水線，典型工作頻率＞2.5GHz，同時(shí)支持 Cache 以及TCM 存儲(chǔ)架構(gòu)，各級(jí)片上存儲(chǔ)支持校驗(yàn)糾錯(cuò)以提升可靠性，可進(jìn)一步選配快速外設(shè)接口以及一致性外設(shè)接口，從而大幅提升系統(tǒng)實(shí)時(shí)性?？梢詰?yīng)用在對(duì)實(shí)時(shí)性及算力有高要求的企業(yè)級(jí) SSD，網(wǎng)絡(luò)通信等場(chǎng)景。

R910 核內(nèi)子系統(tǒng)主要包含：指令提取單元（IFU）、指令譯碼單元（IDU）、整型執(zhí)行單元（IU）、浮點(diǎn)單元（FPU）、存儲(chǔ)載入單元（LSU）、指令退休單元（RTU）、虛擬內(nèi)存管理單元（MMU）和物理內(nèi)存保護(hù)單元（PMP）。 R910 多核子系統(tǒng)包含：數(shù)據(jù)一致性接口單元（CIU）、二級(jí)高速緩存、主設(shè)備接口單元、可配置的快速外設(shè)訪問接口（LLP）、可配置的 APB 主設(shè)備接口（FPP）、可配置的緊耦合內(nèi)存訪問接口（TCMSP）、可配置的 AXI4.0 設(shè)備一致性接口（DCP，Device Coherence Port）、平臺(tái)級(jí)中斷控制器（PLIC）、計(jì)時(shí)器和自定義多核單端口調(diào)試框架。

編輯：黃飛

閱讀全文