本文主要詳解基于FPGA的模糊PID控制器的設(shè)計(jì)實(shí)現(xiàn)，首先介紹了FPGA工作原理、基本特點(diǎn)以及FPGA的優(yōu)勢(shì)，其次闡述了使用Altera的FPGA設(shè)計(jì)實(shí)現(xiàn)的數(shù)字模糊PID控制器，具體的跟隨小編一起來(lái)了解一下。
2018-06-01 09:26:51
18186 PCBLayout QQ群312651747FPGA相關(guān)技術(shù)交流群QQ群198904805硬件設(shè)計(jì)技術(shù)交流QQ群375120144STM8技術(shù)交流QQ群112579730
2014-04-12 20:58:05
FPGA為什么是實(shí)現(xiàn)綠色搜索技術(shù)的關(guān)鍵？
2021-05-08 07:47:03
實(shí)現(xiàn)FPGA數(shù)字下變頻的多類濾波器分組級(jí)聯(lián)技術(shù)分析1 引 言 本文針對(duì)以下高效算法做了總結(jié)，進(jìn)行合理的分組級(jí)聯(lián)并引入流水線技術(shù)以便于在FPGA上實(shí)現(xiàn)。數(shù)字下變頻(DDC)就是通過(guò)混頻、抽取和濾波等
2009-10-23 10:26:53
FPGA正在掀起一場(chǎng)數(shù)字信號(hào)處理的變革。本書旨在講解前端數(shù)字信號(hào)處理算法的高效實(shí)現(xiàn)。首先概述了當(dāng)前的FPGA技術(shù)、器件以及用于設(shè)計(jì)最先進(jìn)DSP系統(tǒng)的工具。第1章的案例研究是40多個(gè)設(shè)計(jì)示例
2023-09-19 06:38:28
本帖最后由 eehome 于 2013-1-5 10:01 編輯
IIR數(shù)字濾波器的Matlab和FPGA實(shí)現(xiàn)
2012-08-20 22:16:49
什么是數(shù)字中頻？FPGA怎么實(shí)現(xiàn)數(shù)字中頻？
2021-05-08 08:05:40
我們想從FPGA引腳或者SMA輸出，然后輸出電壓不夠，引腳應(yīng)該是TTL3.3V，SMA應(yīng)該是1-1.5V，然后想變成5V電壓，然后接調(diào)制器，請(qǐng)問(wèn)有沒有相關(guān)的限幅放大器模塊？有沒有相關(guān)器件
2018-08-03 06:31:06
DSP技術(shù)廣泛應(yīng)用于各個(gè)領(lǐng)域，但傳統(tǒng)的數(shù)字信號(hào)處理器由于以順序方式工作使得數(shù)據(jù)處理速度較低，且在功能重構(gòu)及應(yīng)用目標(biāo)的修改方面缺乏靈活性。而使用具有并行處理特性的FPGA實(shí)現(xiàn)數(shù)字信號(hào)處理系統(tǒng)，具有很強(qiáng)的實(shí)時(shí)性和靈活性，因此利用FPGA實(shí)現(xiàn)數(shù)字信號(hào)處理成為數(shù)字信號(hào)處理領(lǐng)域的一種新的趨勢(shì)。
2019-10-17 08:12:27
求精通FPGA的指導(dǎo)怎么理解基于FPGA數(shù)字相關(guān)器的設(shè)計(jì)思路，懂的回貼。 詳談。
2014-04-20 12:52:59
近年來(lái)，軟件無(wú)線電已經(jīng)成為通信領(lǐng)域一個(gè)新的發(fā)展方向，數(shù)字下變頻技術(shù)(Digital Down Converter-DDC)是軟件無(wú)線電的核心技術(shù)之一，也是計(jì)算量最大的部分?；?b class="flag-6" style="color: red">FPGA的DDC
2019-10-12 08:17:00
隨著集成電路技術(shù)的快速發(fā)展，半導(dǎo)體存儲(chǔ)、微處理器等相關(guān)技術(shù)的發(fā)展得到了飛速發(fā)展。 FPGA以其可靠性強(qiáng)、運(yùn)行快、并行性等特點(diǎn)在電子設(shè)計(jì)中具有廣泛的意義。作為一種可編程邏輯器件，FPGA 在短短二十年
2019-10-08 10:08:10
便于改造實(shí)現(xiàn)。而信號(hào)處理的核心就是數(shù)字穩(wěn)定校正(DSU)，DSU的主要作用就是消除發(fā)射信號(hào)的相位抖動(dòng)，使接收信號(hào)具有相參性。在數(shù)字技術(shù)飛速發(fā)展的今天，信號(hào)處理的硬件實(shí)現(xiàn)主要有FPGA和DSP等來(lái)實(shí)現(xiàn)
2015-02-05 15:34:43
基于FPGA的數(shù)字脈沖壓縮技術(shù)1.數(shù)字脈沖壓縮實(shí)現(xiàn)原理2.電路設(shè)計(jì)2.1APEX2OKE系列FPGA 簡(jiǎn)介2．2 基于FPGA 的算法研究及實(shí)現(xiàn) 2．3 脈沖壓縮在FPGA 上的實(shí)現(xiàn)
2011-03-02 09:41:50
相關(guān)器功能只能通過(guò)一個(gè)應(yīng)用編程接口（API）被主機(jī)處理器調(diào)用。圖34 XE16BB10的應(yīng)用電路XE16BB10增益型信道相關(guān)器是GPS接收機(jī)的數(shù)字前端部分?？捎糜诮邮諒腃olossus射頻前端產(chǎn)生
2018-08-23 08:53:31
如何進(jìn)行數(shù)字相關(guān)器基本模型分析、流水線型數(shù)字相關(guān)器模型及信號(hào)處理流程 ？
2021-04-06 06:47:28
本文基于FPGA的技術(shù)特點(diǎn)，結(jié)合數(shù)字復(fù)接技術(shù)的基本原理，實(shí)現(xiàn)了基群速率（2048kbps）數(shù)字信號(hào)的數(shù)字分接與復(fù)接。
2021-04-30 06:27:39
的各個(gè)領(lǐng)域。采用INMOS公司的IMS A100級(jí)聯(lián)型信號(hào)處理器為模板，以FIR濾波器設(shè)計(jì)為核心，用FPGA技術(shù)開發(fā)設(shè)計(jì)級(jí)聯(lián)型信號(hào)處理器，能夠應(yīng)用于數(shù)字FIR濾波、高速自適應(yīng)濾波、相關(guān)和卷積、離散
2019-07-30 07:22:48
求大佬分享利用FPGA技術(shù)實(shí)現(xiàn)的數(shù)字式頻分多路副載波解調(diào)器設(shè)計(jì)？
2021-04-08 06:52:08
請(qǐng)問(wèn)如何利用FPGA嵌入式實(shí)現(xiàn)多比特自相關(guān)器的設(shè)計(jì)？
2021-05-06 09:47:25
如今，FPGA已成為數(shù)字信號(hào)處理系統(tǒng)的核心器件，尤其在數(shù)字通信、網(wǎng)絡(luò)、視頻和圖像處理等領(lǐng)域?，F(xiàn)在的FPGA不僅包含查找表、寄存器、多路復(fù)用器、分布式塊存儲(chǔ)器，而且還嵌入專用的快速加法器、乘法器和輸入
2019-11-06 08:11:54
介紹了利用現(xiàn)場(chǎng)可編程邏輯門陣列FPGA實(shí)現(xiàn)直接數(shù)字頻率合成（DDS）的原理、電路結(jié)構(gòu)和優(yōu)化方法。重點(diǎn)介紹了DDS技術(shù)在FPGA中的實(shí)現(xiàn)方法，給出了采用ALTERA公司的ACEX系列FPGA芯片EP1K30TC進(jìn)行直接數(shù)字頻率合成的VHDL源程序。
2021-04-30 06:29:00
本文首先介紹了MQAM調(diào)制解調(diào)的基本原理，然后以64QAM為例，介紹了一種全數(shù)字實(shí)現(xiàn)的調(diào)制系統(tǒng)結(jié)構(gòu)方案，并給出了解調(diào)器的具體FPGA實(shí)現(xiàn)方法及關(guān)鍵技術(shù)。
2021-04-30 06:46:14
本文在總結(jié)一般數(shù)字相關(guān)器設(shè)計(jì)的基礎(chǔ)上，設(shè)計(jì)實(shí)現(xiàn)了一種高性能的數(shù)字相關(guān)器。
2021-04-29 06:51:33
采用PCM編碼原理及FPGA編程技術(shù)實(shí)現(xiàn)PCM數(shù)字基群接口傳輸?shù)退贁?shù)據(jù)的接入
2021-04-30 07:09:04
怎么實(shí)現(xiàn)基于FPGA技術(shù)的智能導(dǎo)盲犬設(shè)計(jì)？
2021-05-08 07:37:31
怎么實(shí)現(xiàn)基于fpga+stm32的數(shù)字示波器設(shè)計(jì)？
2021-11-15 07:09:58
怎么利用FPGA實(shí)現(xiàn)數(shù)字電壓表的設(shè)計(jì)？
2021-05-06 10:19:03
數(shù)字系統(tǒng)的設(shè)計(jì)人員擅長(zhǎng)在其印制電路板上用FPGA和CPLD將各種處理器、存儲(chǔ)器和標(biāo)準(zhǔn)的功能元件粘合在一起來(lái)實(shí)現(xiàn)數(shù)字設(shè)計(jì)。除了這些數(shù)字功能之外，FPGA和CPLD還可以使用LVDS輸入、簡(jiǎn)單的電阻電容(RC)電路和一些FPGA或CPLD的數(shù)字邏輯單元實(shí)現(xiàn)共模功能，從而構(gòu)建模數(shù)轉(zhuǎn)換器(ADC)。
2019-08-19 06:15:33
求助FM調(diào)制器的FPGA實(shí)現(xiàn)，對(duì)FPGA這些完全不了解，在網(wǎng)上看可以用DDS技術(shù)實(shí)現(xiàn)FM的數(shù)字調(diào)制，就在書上按照步驟先做了產(chǎn)生正弦波分頻模塊尋址模塊數(shù)據(jù)存儲(chǔ)模塊，但編譯不能通過(guò)，也不知道該怎樣進(jìn)行頻率調(diào)制，請(qǐng)問(wèn)該怎樣實(shí)現(xiàn)頻率的調(diào)制，請(qǐng)問(wèn)有人寫過(guò)頻率調(diào)制的verilog代碼嗎，急求，謝謝
2019-03-16 11:43:26
提出了用于音素識(shí)別的K子空間和時(shí)延自相關(guān)器神經(jīng)網(wǎng)絡(luò)結(jié)構(gòu)，用將時(shí)延設(shè)計(jì)加入線性自相關(guān)器，以擴(kuò)展音素濾波神經(jīng)網(wǎng)絡(luò)的方法，產(chǎn)生p維子空間，并采用迭代過(guò)程修改劃分，以便
2009-05-16 11:37:30
13 本文介紹了BOC 信號(hào)的基本結(jié)構(gòu)，仿真了GPS 和Galileo 信號(hào)中采用的兩種BOC 信號(hào)的自相關(guān)函數(shù)以及鑒別器曲線。根據(jù)它們鑒別器曲線多個(gè)過(guò)零點(diǎn)的問(wèn)題，用 2N 相關(guān)器法進(jìn)行了分析和
2009-08-31 08:37:1610 本文提出了一種QPSK 高性能數(shù)字調(diào)制器的FPGA 實(shí)現(xiàn)方案，由Altera 的IP 核NCO2.3.0 提供QPSK高穩(wěn)定度的數(shù)字正弦信號(hào)，給出了QPSK 的實(shí)驗(yàn)仿真結(jié)果。結(jié)果表明，基于NCO 的QPSK 數(shù)字調(diào)制器極大
2009-09-26 08:56:5543 一種基帶GMSK信號(hào)相關(guān)器及其輸出概率分布該文提出一種基帶GMSK 信號(hào)相關(guān)器，并從GMSK 解調(diào)信號(hào)的相位概率分布函數(shù)以及獨(dú)立同分布隨機(jī)變量和的概率分布函數(shù)出發(fā)，給出了該
2009-10-28 23:33:2214 本文介紹了數(shù)字下變頻的組成結(jié)構(gòu)，并通過(guò)一個(gè)具體的實(shí)例，給出了FPGA 實(shí)現(xiàn)的具體過(guò)程。
2009-11-30 14:11:5234 在數(shù)字通信的數(shù)據(jù)傳輸過(guò)程中，需要保持?jǐn)?shù)據(jù)在傳輸過(guò)程中的同步，因此要在數(shù)據(jù)傳輸過(guò)程中插入幀同步字進(jìn)行檢測(cè)，從而有效避免發(fā)送數(shù)據(jù)和接收數(shù)據(jù)在傳輸過(guò)程中出現(xiàn)的異步
2010-01-06 14:55:1138 數(shù)字濾波器在FPGA中的實(shí)現(xiàn)
2010-02-09 10:21:2777 介紹了一種基于新型FPGA的高速數(shù)字下變頻的實(shí)現(xiàn)方法，它充分利用數(shù)字下變頻的優(yōu)化算法以及FPGA領(lǐng)域的新技術(shù)，去除由于數(shù)據(jù)速率過(guò)高而造成的各種瓶頸，極大地減少了計(jì)算量和FPG
2010-07-02 16:49:2421 在數(shù)字通信的數(shù)據(jù)傳輸過(guò)程中,需要保持?jǐn)?shù)據(jù)在傳輸過(guò)程中的同步,因此要在數(shù)據(jù)傳輸過(guò)程中插入幀同步字進(jìn)行檢測(cè),從而有效避免發(fā)送數(shù)據(jù)和接收數(shù)據(jù)在傳輸過(guò)程中出現(xiàn)的異步問(wèn)題。
2010-07-21 17:21:4715 本文提出了基于FPGA技術(shù)實(shí)現(xiàn)數(shù)字復(fù)接系統(tǒng)的設(shè)計(jì)方案，并介紹了有代表性的較簡(jiǎn)單的四路同步復(fù)接器系統(tǒng)總體設(shè)計(jì)。硬件電路調(diào)試證明，該方案是行之有效的。
2010-08-06 16:33:1630 提出一種基于DCT域的數(shù)字水印算法，并用FPGA硬件實(shí)現(xiàn)其中關(guān)鍵部分DCT變換。采用VHDL語(yǔ)言有效設(shè)計(jì)和實(shí)現(xiàn)DCT變換，分析與仿真結(jié)果表明：與軟件實(shí)現(xiàn)相比，用FPGA實(shí)現(xiàn)水印算法具有高
2010-12-28 10:22:1420 摘要：基于FPGA設(shè)計(jì)的數(shù)字相關(guān)器，對(duì)前端模數(shù)／轉(zhuǎn)換器在384kbps采樣率下采得的數(shù)據(jù)進(jìn)行希爾波特變換，再與本地序列做相關(guān)運(yùn)算，最后將相關(guān)結(jié)果送給DSP，供DSP做進(jìn)一步的處
2006-03-11 13:26:251261 
摘要： 介紹了利用現(xiàn)場(chǎng)可編程邏輯門陣列FPGA實(shí)現(xiàn)直接數(shù)字頻率合成（DDS）的原理、電路結(jié)構(gòu)和優(yōu)化方法。重點(diǎn)介紹了DDS技術(shù)在FPGA中的實(shí)現(xiàn)方法，給出了采用ALTERA公
2009-06-20 14:14:36989 
基于FPGA嵌入式的多比特自相關(guān)器設(shè)計(jì)
引 言 確定性信號(hào)的不同時(shí)刻取值一般都具有較強(qiáng)的相關(guān)性；而干擾噪聲的隨機(jī)性較強(qiáng)，其不同時(shí)刻取值的
2009-11-13 10:06:041693 
寬頻帶數(shù)字鎖相環(huán)的設(shè)計(jì)及基于FPGA的實(shí)現(xiàn)數(shù)字鎖相環(huán)(DPLL)技術(shù)在數(shù)字通信、無(wú)線電電子學(xué)等眾多領(lǐng)域得到了極為廣泛的應(yīng)用。與傳統(tǒng)的模擬電路實(shí)現(xiàn)的
2009-11-23 21:00:581713 
基于FPGA的數(shù)字濾波器的設(shè)計(jì)與實(shí)現(xiàn)
在信息信號(hào)處理過(guò)程中,如對(duì)信號(hào)的過(guò)濾、檢測(cè)、預(yù)測(cè)等,都要使用到濾波器,數(shù)字濾波器是數(shù)字信號(hào)處理中使用最廣泛的一
2010-01-07 10:45:354082 
基于FPGA和CPLD數(shù)字邏輯實(shí)現(xiàn)ADC技術(shù)
數(shù)字系統(tǒng)的設(shè)計(jì)人員擅長(zhǎng)在其印制電路板上用FPGA和CPLD將各種處理器、存儲(chǔ)器和標(biāo)準(zhǔn)的功能元件粘合在一起來(lái)實(shí)現(xiàn)
2010-05-25 09:39:101844 
O 引言
數(shù)字相關(guān)器是擴(kuò)頻通信體制下數(shù)字中頻接收機(jī)核心部件之一，在數(shù)字擴(kuò)頻通信系統(tǒng)中應(yīng)用廣泛，但由于受數(shù)字信號(hào)處理器件速度限制，無(wú)法應(yīng)用于高速寬帶通
2010-10-20 09:53:471739 
數(shù)字相關(guān)器作為軟件無(wú)線電的典型應(yīng)用，在擴(kuò)頻通信中成為必不可少的技術(shù)。在傳統(tǒng)的擴(kuò)頻通信中，采用模擬器件(如：聲表面波器) 來(lái)實(shí)現(xiàn)解擴(kuò)單元，而用數(shù)字相關(guān)器可以增加系統(tǒng)的靈
2011-09-14 17:13:361336 
采用PN 碼序列滑動(dòng)相關(guān)的方法，給出了一種超寬帶信號(hào)模擬相關(guān)器的設(shè)計(jì)方案。講述了該模擬相關(guān)器各個(gè)功能模塊的設(shè)計(jì)過(guò)程，并根據(jù)超寬帶信號(hào)的技術(shù)特點(diǎn)，設(shè)計(jì)并實(shí)現(xiàn)了基于該模擬
2011-09-20 17:46:3357 本書共分8章，主要內(nèi)容包括典型fpga器件的介紹、vhdl硬件描述語(yǔ)言、fpga設(shè)計(jì)中常用軟件簡(jiǎn)介、用fpga實(shí)現(xiàn)數(shù)字信號(hào)處理的數(shù)據(jù)規(guī)劃、多種結(jié)構(gòu)類型的fir數(shù)字濾波器的fpga實(shí)現(xiàn)、不同結(jié)構(gòu)
2011-11-04 15:50:120 在Quartus Ⅱ開發(fā)環(huán)境下,用Verilog HDL硬件描述語(yǔ)言設(shè)計(jì)了一個(gè)可以在FPGA芯片上實(shí)現(xiàn)的數(shù)字時(shí)鐘. 通過(guò)將設(shè)計(jì)代碼下載到FPGA的開發(fā)平臺(tái)Altera DE2開發(fā)板上進(jìn)行了功能驗(yàn)證. 由于數(shù)字時(shí)鐘的通用
2011-11-29 16:51:43184 為了實(shí)現(xiàn)對(duì)非相干雷達(dá)的接收相參處理，基于數(shù)字穩(wěn)定校正(DSU)的原理，采用ALTERA公司的StratixⅡ系列芯片和VHDL編程語(yǔ)言，設(shè)計(jì)了一種基于FPGA的DSU硬件實(shí)現(xiàn)方法。實(shí)驗(yàn)結(jié)果表明基于FPGA的
2012-06-26 15:48:3627 2017-04-13 20:52:000 基于FPGA的數(shù)字鎖相環(huán)設(shè)計(jì)與實(shí)現(xiàn)技術(shù)論文
2015-10-30 10:38:359 結(jié)構(gòu)類型的fir數(shù)字濾波器的fpga實(shí)現(xiàn)、不同結(jié)構(gòu)fft的fpga實(shí)現(xiàn)、數(shù)字正交下變頻的fpga實(shí)現(xiàn)、cordic和dds的fpga實(shí)現(xiàn)等。
2015-12-23 11:07:4647 數(shù)字圖像邊緣檢測(cè)的FPGA實(shí)現(xiàn)......
2016-01-04 15:31:5518 Xilinx FPGA工程例子源碼：用FPGA實(shí)現(xiàn)數(shù)字鎖相環(huán)
2016-06-07 15:07:4538 基于FPGA的空間太陽(yáng)望遠(yuǎn)鏡圖像相關(guān)算法實(shí)現(xiàn)
2016-08-30 15:10:1421 數(shù)字成像領(lǐng)域中基于FPGA的圖像電子防抖技術(shù)的研究與實(shí)現(xiàn)
2016-09-17 07:27:0010 數(shù)字信號(hào)處理的FPGA實(shí)現(xiàn)
2016-12-14 22:08:2532 基于FPGA技術(shù)的數(shù)字相關(guān)器的設(shè)計(jì)與實(shí)現(xiàn)
2016-12-16 22:23:0014 基于FPGA的全數(shù)字FQPSK調(diào)制器實(shí)現(xiàn)_楊峰
2017-03-19 11:38:262 便攜數(shù)字式相關(guān)器設(shè)計(jì)_高猛
2017-03-19 11:41:510 綜合孔徑輻射計(jì)中的數(shù)字相關(guān)處理器具有通道多、數(shù)據(jù)量和運(yùn)算量極大的特點(diǎn)，對(duì)于處理器的處理速度要求很高，資源消耗巨大?；诠?jié)約資源的目的，采用了二級(jí)相關(guān)算法，即一級(jí)相關(guān)單元進(jìn)行短點(diǎn)數(shù)的累加，二級(jí)相關(guān)單元
2017-11-03 10:19:290 設(shè)計(jì)和實(shí)現(xiàn)了基于FPGA的可編程數(shù)字下變頻器（DDC），用于寬帶數(shù)字中頻軟件無(wú)線電接收機(jī)中，主要完成了數(shù)字下變頻、數(shù)據(jù)抽取等功能。采用自頂向下的模塊化設(shè)計(jì)方法，將整個(gè)下變頻器劃分為基本單元，實(shí)現(xiàn)這些
2017-11-22 09:09:566993 
為同時(shí)完成4個(gè)Stokes 矢量參數(shù)的相關(guān)測(cè)量，反演海面風(fēng)場(chǎng)，提出了新型數(shù)字相關(guān)器的設(shè)計(jì)方法。結(jié)合高速數(shù)字相關(guān)器在數(shù)字極化輻射計(jì)中的應(yīng)用，介紹了高速數(shù)據(jù)采樣和相關(guān)處理系統(tǒng)。通過(guò)兩片高速A/D轉(zhuǎn)換器
2017-11-22 09:27:023245 為同時(shí)完成4 個(gè)Stokes 矢量參數(shù)的相關(guān)測(cè)量，反演海面風(fēng)場(chǎng)，提出了新型數(shù)字相關(guān)器的設(shè)計(jì)方法。結(jié)合高速數(shù)字相關(guān)器在數(shù)字極化輻射計(jì)中的應(yīng)用，介紹了高速數(shù)據(jù)采樣和相關(guān)處理系統(tǒng)。通過(guò)兩片高速A/D
2017-11-26 08:15:356393 
根據(jù)2ICMA相關(guān)器的算法特點(diǎn)，在對(duì)比基于CPU并行的MPI集群、MPI+CUDA異構(gòu)并行集群和Hadoop+ CUDA異構(gòu)并行集群的架構(gòu)特點(diǎn)的基礎(chǔ)上，提出了一種基于Hadoop+ CUDA平臺(tái)實(shí)現(xiàn)
2017-12-06 10:12:260 基于全加器型數(shù)字相關(guān)器存在的進(jìn)位延遲過(guò)大的問(wèn)題,實(shí)現(xiàn)了時(shí)分多址體制下的同步段數(shù)字相關(guān),提高了同步段相關(guān)的可靠性。 0引言 數(shù)字相關(guān)器是擴(kuò)頻通信體制下數(shù)字中頻接收機(jī)核心部件之一，在數(shù)字擴(kuò)頻通信系統(tǒng)中應(yīng)用廣泛，但由于受數(shù)
2018-01-18 03:49:012166 本文檔內(nèi)容介紹了基于IIR數(shù)字濾波器的FPGA實(shí)現(xiàn)，供參考
2018-03-02 13:45:1936 本文檔的主要內(nèi)容詳細(xì)介紹的是光纖系統(tǒng)課件之微環(huán)諧振器及相關(guān)器件的詳細(xì)資料說(shuō)明。
2019-04-23 08:00:000 數(shù)字濾波器、DSP器件或可編程邏輯器件（如FPGA）實(shí)現(xiàn)。因?yàn)椋?b class="flag-6" style="color: red">FPGA實(shí)現(xiàn)數(shù)字濾波器具有實(shí)時(shí)性強(qiáng)、靈活性高、處理速度快以及小批量生產(chǎn)成本低等優(yōu)點(diǎn)，所以得到了較為廣泛的應(yīng)用。本文以巴特沃思數(shù)字帶通濾波器為例，較為詳細(xì)地介紹了其設(shè)計(jì)和實(shí)
2020-08-06 18:50:003 采用FPGA設(shè)計(jì)芯片技術(shù)對(duì)多進(jìn)制數(shù)字通信技術(shù)的QPSK調(diào)制器實(shí)現(xiàn)進(jìn)行了設(shè)計(jì)研究，將調(diào)制器中原有多種專用芯片的功能集成在一片大規(guī)?？删幊踢壿嬈骷?b class="flag-6" style="color: red">FPGA芯片上，實(shí)現(xiàn)了高度集成化，小型化。實(shí)際研究仿真表明，該方案具有突出的靈活性和高效性，為設(shè)計(jì)者提供了多種可自由選擇的設(shè)計(jì)方法和工具.
2020-07-22 17:51:1315 近年來(lái)，數(shù)字AM調(diào)制技術(shù)應(yīng)用越來(lái)越廣泛，具體應(yīng)用中多采用專用的調(diào)制芯片完成。文中介紹一種在FPGA中實(shí)現(xiàn)數(shù)字AM調(diào)制的方法，采用該方法設(shè)計(jì)的系統(tǒng)具有使用靈活、擴(kuò)展性強(qiáng)、便于集成等優(yōu)點(diǎn)。文中先討論了
2020-07-31 17:50:2220 本文檔的主要內(nèi)容詳細(xì)介紹的是怎么樣才能使用FPGA實(shí)現(xiàn)數(shù)字系統(tǒng)內(nèi)容包括了：FPGA簡(jiǎn)介，為什么采用FPGA，開發(fā)平臺(tái)和設(shè)計(jì)工具，HDL(硬件描述語(yǔ)言)，FPGA的設(shè)計(jì)原則，系統(tǒng)設(shè)計(jì)開發(fā)流程。
2020-08-11 15:29:009 相關(guān)器。本文采用流水線技術(shù)，研究了基于 FPGA的高速數(shù)字相關(guān)器的設(shè)計(jì)方法，并給出了 MAX+PLUSII環(huán)境下的仿真結(jié)果。
2020-08-13 16:56:301560 
擴(kuò)頻碼的相關(guān)解擴(kuò)是擴(kuò)頻通信接收機(jī)的關(guān)鍵技術(shù)之一，主要介紹了數(shù)字相關(guān)器在全球定位系統(tǒng)（GPS）信號(hào)捕獲中的應(yīng)用，并進(jìn)行了FPGA實(shí)現(xiàn)。在設(shè)計(jì)中，采用了16路并行相關(guān)運(yùn)算的方式加快相關(guān)解擴(kuò)運(yùn)算速度。在
2021-01-26 16:22:4315 處理能力的現(xiàn)場(chǎng)可編程門陣列（FPGA）在成本、性能、體積等方面都顯示出了優(yōu)勢(shì)。本文以此為背景，研究了基于FPGA的快速傅立葉變換、數(shù)字濾波、相關(guān)運(yùn)算等數(shù)字信號(hào)處理算法的高效實(shí)現(xiàn)。
2021-02-01 16:11:0017 ，使用～tera的Quartus II軟件，完成了其中的核心模塊——F盯算法的硬件實(shí)現(xiàn)，提高了處理速度；并運(yùn)用DSP處理器，設(shè)計(jì)了一個(gè)基于FPGA的實(shí)時(shí)數(shù)字圖像處理系統(tǒng)．文中給出了系統(tǒng)的硬件電路和軟件算法模塊．仿真和調(diào)試結(jié)果表明：用FPGA與高速數(shù)字信
2021-02-05 15:54:00142 本文討論了基于FPGA芯片的直接數(shù)字頻率合成器（DDS）的設(shè)計(jì)方法。因?yàn)镈DS 的實(shí)現(xiàn)依賴于高速、高性能的數(shù)字器件，使用現(xiàn)場(chǎng)可編程器件FPGA，利用其高速、高性能及可重構(gòu)性的特性，就能根據(jù)需要方便地實(shí)現(xiàn)各種不同頻率的信號(hào)輸出。
2021-03-02 17:11:3236 實(shí)現(xiàn)圖像快速相關(guān)運(yùn)算。1 bit相關(guān)算法以異或邏輯運(yùn)算代替常規(guī)算法中的乘法，提高了運(yùn)算速度，同時(shí)減小硬件實(shí)現(xiàn)復(fù)雜度。針對(duì)太陽(yáng)米粒圖像，給出1 bit相關(guān)算法方案，并研制出基于H）GA+DSP架構(gòu)的相關(guān)器。測(cè)試結(jié)果表明，該相關(guān)器的算法精度、相關(guān)運(yùn)
2021-03-31 09:24:1210 EDA技術(shù)使得電子線路的設(shè)計(jì)人員能在計(jì)算機(jī)上完成電路的功能設(shè)計(jì)、邏輯設(shè)計(jì)、時(shí)序測(cè)試直至印刷電路板的自動(dòng)設(shè)計(jì)。本文介紹了以 VHDL 語(yǔ)言和硬件電路為表達(dá)方式，以 Quartus II 軟件為設(shè)計(jì)工具，最終通過(guò) FPGA 器件實(shí)現(xiàn)數(shù)字時(shí)鐘的設(shè)計(jì)過(guò)程。
2021-05-25 16:28:1040 基于FPGA的DDC(數(shù)字下變頻)設(shè)計(jì)與實(shí)現(xiàn)(電源技術(shù)審稿費(fèi)多少)-該文檔為基于FPGA的DDC(數(shù)字下變頻)設(shè)計(jì)與實(shí)現(xiàn)講解文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………
2021-09-15 12:04:2228 基于FPGA的數(shù)字下變頻器（DDC）的設(shè)計(jì)(ups電源技術(shù)轉(zhuǎn)讓)-基于FPGA的數(shù)字下變頻器（DDC）的設(shè)計(jì).適合新手學(xué)習(xí)參考
2021-09-16 11:43:5237 相關(guān)器抑制干擾信號(hào)的原理主要基于信號(hào)的相關(guān)特性，特別是在擴(kuò)頻通信等應(yīng)用中，其過(guò)程可以概括為以下幾點(diǎn)： 一、基本原理 相關(guān)器，也稱為相關(guān)接收器，利用信號(hào)的自相關(guān)特性，通過(guò)本地信號(hào)與接收信號(hào)的復(fù)現(xiàn)關(guān)系
2024-08-08 11:23:481918
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論