由于FPGA技術(shù)和ARM技術(shù)應(yīng)用越來越廣泛，通過設(shè)計(jì)并行總線接口來實(shí)現(xiàn)兩者之間的數(shù)據(jù)交換，可以較容易地解決快速傳輸數(shù)據(jù)的需求，因此設(shè)計(jì)滿足系統(tǒng)要求的FPGA并行總線顯得尤為重要。本文設(shè)計(jì)的FPGA的ARM外部并行總線接口，滿足了總線的時(shí)序要求，并在某航空機(jī)載雷達(dá)應(yīng)答機(jī)中進(jìn)行了應(yīng)用.
2013-08-15 10:44:19
9148 
圖像處理算法在各種場(chǎng)景中都有廣泛應(yīng)用，借助于FPGA并行計(jì)算的優(yōu)勢(shì)可以將算法性能有效提升，但為了提升系統(tǒng)整體性能，僅僅提升某一部分的性能是不夠的，一個(gè)好的方法是在FPGA內(nèi)實(shí)現(xiàn)全部視頻輸入輸出接口
2020-11-04 12:07:054653 ADC和DAC是FPGA與外部信號(hào)的接口，從數(shù)據(jù)接口類型的角度劃分，有低速的串行接口和高速的并行接口。
2024-02-22 16:15:035867 
今天我們看的這篇論文介紹了在多FPGA集群上實(shí)現(xiàn)高級(jí)并行編程的研究，其主要目標(biāo)是為非FPGA專家提供一個(gè)成熟且易于使用的環(huán)境，以便在多個(gè)并行運(yùn)行的設(shè)備上擴(kuò)展高性能計(jì)算(HPC)應(yīng)用。
2024-07-24 14:54:162361 FPGA SOPC開發(fā)快速教程
2012-08-07 21:43:58
以承擔(dān)機(jī)器人路徑規(guī)劃、環(huán)境感知、運(yùn)動(dòng)控制等任務(wù)，結(jié)合外部傳感器的反饋信息，實(shí)現(xiàn)高效、準(zhǔn)確的機(jī)器人控制系統(tǒng)。
四、優(yōu)勢(shì)總結(jié)
高并行性：FPGA的高并行性使其在處理大規(guī)模并行運(yùn)算時(shí)具有顯著優(yōu)勢(shì)，能夠顯著提高
2024-07-29 17:05:30
”為所欲為。FPGA可以實(shí)現(xiàn)一個(gè)寄存器組（包含256個(gè)寄存器），或是用“地址”來使LED閃爍，用“數(shù)據(jù)”來發(fā)出聲音等。而PC是無法分辨的。讀取也是一樣，FPGA會(huì)像PC傳輸任意8bit數(shù)據(jù)。（2）軟件
2019-08-06 05:00:00
流水方式對(duì)復(fù)數(shù)數(shù)據(jù)實(shí)現(xiàn)了加窗、FFT、求模平方三種運(yùn)算。整個(gè)設(shè)計(jì)采用流水與并行方式盡量避免瓶頸的出現(xiàn),提高系統(tǒng)時(shí)鐘頻率,達(dá)到高速處理。實(shí)驗(yàn)表明此處理器既有專用ASIC電路的快速性,又有DSP器件的靈活性的特點(diǎn),適合用于高速數(shù)字信號(hào)處理。
2012-08-12 11:49:01
更適合。一些高端FPGA系統(tǒng)的快速I/O節(jié)點(diǎn)電流可達(dá)80A。另外，由于浪費(fèi)的功耗引起的溫升將影響用于維持系統(tǒng)元件性能的散熱器或空氣對(duì)流所需的空間。一般來說，如果沒有空氣對(duì)流，每平方英寸銅耗散1W的功率將
2018-10-08 15:17:52
FPGA的并行多通道激勵(lì)信號(hào)產(chǎn)生模塊FPGA的并行多通道激勵(lì)信號(hào)產(chǎn)生模塊.docx
2012-08-11 10:35:50
對(duì))傳輸，而不是在具有多條走線的總線上并行傳輸，這意味著互連需要較少的走線和層數(shù); (4)片上端接：通過在FPGA內(nèi)集成可變電阻端接器，板上需要的表面貼器件更少，可以節(jié)省空間并提高性能。在更新的器件里
2018-09-21 11:55:09
概述ADC和DAC是FPGA與外部信號(hào)的接口，從數(shù)據(jù)接口類型的角度劃分，有低速的串行接口和高速的并行接口。FPGA經(jīng)常用來采集中高頻信號(hào)，因此使用并行ADC和DAC居多。本文將介紹如何使用FPGA
2020-09-27 09:40:08
`fpga基礎(chǔ)篇（二）：三大并行結(jié)構(gòu)最近小編比較忙，所以這期給大家介紹一個(gè)基礎(chǔ)篇，比較簡單，但卻是FPGA編程的基礎(chǔ)。我們知道FPGA與單片機(jī)最大的區(qū)別就是FPGA是并行執(zhí)行的，而單片機(jī)是串行的，說
2017-04-13 10:23:27
有35GHz的信號(hào)，經(jīng)過下混頻的已得到600M中心頻率的，帶寬500M的中頻信號(hào)，需要再通過平方律檢波器和積分器，把原來35G的信號(hào)恢復(fù)出來（幅值變大）。采樣率設(shè)的100G,采樣點(diǎn)數(shù)100000
2015-05-16 19:57:24
本文將簡單介紹FIR濾波器的原理，詳細(xì)介紹使用Verilog HDL設(shè)計(jì)并行FIR濾波器的流程和方法。接下來幾篇會(huì)介紹串行結(jié)構(gòu)FIR的Verilog設(shè)計(jì)、使用Quartus和Vivado的IP核
2020-09-25 17:44:38
個(gè)快速平方根。以下是一個(gè)典型的逼近法實(shí)現(xiàn)的快速平方根函數(shù)，只用了整數(shù)乘法就可以做到32位范圍內(nèi)的整數(shù)平方根計(jì)算，并且計(jì)算中邊界值始終按照二分法定位可以顯著縮短查找逼近時(shí)間，算法復(fù)雜度近似于Log2(N)。算法：0) 聲明并準(zhǔn)備如下變量： value - 要計(jì)算平方根的原始輸入數(shù)值 s- 平
2021-12-08 08:26:38
安路 EG4X FPGA 器件支持多種程序加載模式。本手冊(cè)主要介紹從動(dòng)并行（SP）加載模式以及從動(dòng)并行級(jí)聯(lián)加載模式的使用。內(nèi)容包括使用從動(dòng)并行加載模式的軟件配置，使用從動(dòng)并行加載模式和從動(dòng)并行級(jí)聯(lián)加載模式的硬件電路連接，另外包括 MCU 作為控制 FPGA 從動(dòng)并行加載的主控器件時(shí)的軟件工作流程。
2022-10-27 07:31:16
需要浮點(diǎn)數(shù)據(jù)類型，以獲得比整數(shù)計(jì)算更為精確的計(jì)算結(jié)果。浮點(diǎn)運(yùn)算需要更多的處理器邏輯，因此也需要更多的并行處理。如今的中高端FPGA器件都標(biāo)配DSP處理單元，甚至能夠以硬浮點(diǎn)的形式出現(xiàn)，加之FPGA器件
2019-03-22 08:28:31
《無線通信FPGA設(shè)計(jì)》分布式FIR的并行改寫，結(jié)果與matlab仿真結(jié)果基本吻合
2017-02-26 09:09:47
數(shù)相乘的乘法器（KCM）3.4.5 復(fù)數(shù)乘法3.5 乘累加運(yùn)算3.5.1 基于常規(guī)算法的乘累加器3.5.2 基于分布式算法的乘累加器3.6 除法運(yùn)算3.7 開平方運(yùn)算3.8 比較運(yùn)算3.9 CORDIC
2012-04-24 09:33:23
等串行總線接口只能實(shí)現(xiàn)FPGA 和ARM 之間的低速通信 ;當(dāng)傳輸?shù)臄?shù)據(jù)量較大.要求高速傳輸時(shí)，就需要用并行總線來進(jìn)行兩者之間的高速數(shù)據(jù)傳輸.
2019-09-17 06:21:10
本帖最后由 scan0123 于 2012-8-13 14:52 編輯
單片機(jī)開平方的快速算法為工作的需要，要在單片機(jī)上實(shí)現(xiàn)開根號(hào)的操作。目前開平方的方法大部分是用牛頓迭代法。我在查了一些資料
2012-08-02 14:40:45
）、離散余弦變換（DCT）、小波變換、數(shù)字濾波器（有限脈沖響應(yīng)（FIR）、無限脈沖響應(yīng)（IIR）和自適應(yīng)濾波器）以及數(shù)字上下變頻器。這些算法中，每一種都有一些結(jié)構(gòu)性的元件可以用并行方法實(shí)現(xiàn)。而FPGA
2021-12-15 06:30:00
將如何波動(dòng)。采用并行工程(CE)技術(shù)，可以為在項(xiàng)目中使用FPGA器件的開發(fā)團(tuán)隊(duì)，提供一種快速方便地在當(dāng)前設(shè)計(jì)的處理性能、材料清單(BOM)成本和效率之間尋找和實(shí)現(xiàn)最有效平衡的方法嗎?理解并行工程
2020-10-21 13:57:03
PCI9656，通過CPCI 總線經(jīng)J1和J2口傳輸?shù)嚼走_(dá)系統(tǒng)的其他功能模塊。對(duì)于并行信號(hào)而言，32位帶寬的信號(hào)首先通過J3口發(fā)送到F-PGA內(nèi)部寄存器中FPGA接收到數(shù)據(jù)后 將數(shù)據(jù)寫入輸入緩存區(qū)，并在完成一幀
2019-05-21 05:00:19
隨著集成電路技術(shù)的快速發(fā)展，半導(dǎo)體存儲(chǔ)、微處理器等相關(guān)技術(shù)的發(fā)展得到了飛速發(fā)展。 FPGA以其可靠性強(qiáng)、運(yùn)行快、并行性等特點(diǎn)在電子設(shè)計(jì)中具有廣泛的意義。作為一種可編程邏輯器件，FPGA 在短短二十年
2019-10-08 10:08:10
傳統(tǒng)數(shù)字濾波器硬件的實(shí)現(xiàn)主要采用專用集成電路(ASIC)和數(shù)字信號(hào)處理器(DSP)來實(shí)現(xiàn)。FPGA內(nèi)部的功能塊中采用了SRAM的查找表(lo-ok up table，LUT)結(jié)構(gòu)，這種結(jié)構(gòu)特別適用于并行處理結(jié)構(gòu)，相對(duì)于傳統(tǒng)方法來說，其并行度和擴(kuò)展性都很好，它逐漸成為構(gòu)造可編程高性能算法結(jié)構(gòu)的新選擇。
2019-10-22 07:14:04
封裝。然而，如上表所示的第二個(gè)充電器并不需要很多的功能。通過將bq25898C用作具有更小封裝的并行（第二）充電器，所需的總系統(tǒng)成本和PCB空間得以降低。在您的設(shè)計(jì)中實(shí)現(xiàn)快速充電時(shí)，考慮使用并行充電器
2019-08-06 04:45:04
我正在設(shè)計(jì)一個(gè)子板，上面有40個(gè)Artix 7（AC7A12T）設(shè)備。每臺(tái)設(shè)備都應(yīng)具有相同的圖像。我不是一次編程鏈1中的每個(gè)器件的串行鏈，而是希望并行執(zhí)行任務(wù)，以便所有FPGA同時(shí)進(jìn)行編程。我似乎
2020-05-14 07:01:03
怎樣去描述速率適配算法？如何快速實(shí)現(xiàn)FPGA的速率匹配？
2021-04-08 07:01:15
本文利用FPGA乘累加的快速算法，可以設(shè)計(jì)出高速的FIR數(shù)字濾波器，使FPGA在數(shù)字信號(hào)處理方面有了長足的發(fā)展。
2021-05-07 06:31:21
如今，FPGA已成為數(shù)字信號(hào)處理系統(tǒng)的核心器件，尤其在數(shù)字通信、網(wǎng)絡(luò)、視頻和圖像處理等領(lǐng)域?，F(xiàn)在的FPGA不僅包含查找表、寄存器、多路復(fù)用器、分布式塊存儲(chǔ)器，而且還嵌入專用的快速加法器、乘法器和輸入
2019-11-06 08:11:54
如何用FPGA實(shí)現(xiàn)DSP與液晶顯示器的快速接口?
2021-05-07 06:40:23
并行流水結(jié)構(gòu)FIR的原理是什么基于并行流水線結(jié)構(gòu)的可重配FIR濾波器的FPGA實(shí)現(xiàn)
2021-04-29 06:30:54
本文以并行多通道信號(hào)產(chǎn)生模型為依據(jù)，設(shè)計(jì)并實(shí)現(xiàn)了以FPGA為核心器件的并行多通道信號(hào)產(chǎn)生模塊，主要包括FPGA系統(tǒng)設(shè)計(jì)和多通道波形產(chǎn)生模塊設(shè)計(jì)。通過模塊測(cè)試后發(fā)現(xiàn)，該模塊具備產(chǎn)生高質(zhì)量并行多通道激勵(lì)信號(hào)的能力。
2021-04-29 06:17:38
快速傅里葉變換(FFT)在雷達(dá)、通信和電子對(duì)抗等領(lǐng)域有廣泛應(yīng)用。近年來現(xiàn)場(chǎng)可編程門陣列(FPGA)的飛速發(fā)展，與DSP技術(shù)相比，由于其并行信號(hào)處理結(jié)構(gòu)，使得FPGA能夠很好地適用于高速信號(hào)處理系統(tǒng)
2019-08-28 06:10:15
如何利用單片機(jī)AT89C52對(duì)FLEX10K系列FPGA中的EPF10K10進(jìn)行在線并行配置？
2021-04-29 06:19:03
各位前輩，小弟現(xiàn)在剛開始學(xué)習(xí)ARM，想用ARM與FPGA并行總線通信。實(shí)驗(yàn)過程是這樣的，我現(xiàn)在FPGA內(nèi)部建立了一個(gè)雙口RAM，現(xiàn)在想通過ARM并行總線讀寫RAM，下面的是FPGA中RAM與ARM
2022-11-22 14:53:52
我閱讀過AN84868，了解到fx3可以對(duì)連接的FPGA芯片進(jìn)行串行配置；但是我的項(xiàng)目中，希望能盡量縮短FPGA配置的時(shí)間，因此希望能夠了解是否有辦法使用fx3芯片對(duì)外接的FPGA芯片進(jìn)行并行配置？ 具體使用什么接口，例如gpio或者spi等？或者，是否有相關(guān)的文檔可以作為參考，謝謝！...
2024-05-28 08:30:33
嗨，您能指定哪種ADC / DAC適合Spartan 3AN入門套件嗎？是否有任何生產(chǎn)（由任何公司）并行ADC或并行DAC接口卡，我可以使用FX2 FMC連接器連接到FPGA板？TI認(rèn)為Virtex
2019-06-20 14:07:24
有35GHz的信號(hào)，經(jīng)過下混頻的已得到600M中心頻率的，帶寬500M的中頻信號(hào)，需要再通過平方律檢波器和積分器，把原來35G的信號(hào)恢復(fù)出來（幅值變大）。采樣率設(shè)的100G,采樣點(diǎn)數(shù)100000
2015-05-16 20:08:11
FPGA/SOPC開發(fā)快速入門教程
2008-08-06 16:56:17
79 針對(duì)基于SRAM 結(jié)構(gòu)的FPGA，詳細(xì)介紹了一種采用可在線升級(jí)的SST89V564RD微處理器對(duì)其進(jìn)行上電PPA（被動(dòng)并行異步）配置，不僅實(shí)現(xiàn)了FPGA 的在線配置，而且通過微處理器的IAP 技術(shù)
2009-09-15 16:27:5023 在基于浮點(diǎn)DSP 的實(shí)時(shí)運(yùn)算中，求平方根算法占用了大量的運(yùn)算時(shí)間，成為運(yùn)算中的瓶頸之一。本文提出一種基于二進(jìn)制浮點(diǎn)數(shù)結(jié)構(gòu)和查表法結(jié)合的快速求浮點(diǎn)數(shù)平方根方法。理論
2009-12-18 16:43:1534 FPGA快速入門視頻教程，多模體式教程
2010-09-21 11:49:07493 FPGA_SOPC快速開發(fā)教程
2010-11-01 16:52:3873 基于流水線技術(shù)的并行高效FIR濾波器設(shè)計(jì)
基于流水線技術(shù)，利用FPGA進(jìn)行并行可重復(fù)配置高精度的FIR濾波器設(shè)計(jì)。使用VHDL可以很方便地改變?yōu)V波器的系數(shù)和階數(shù)。在DSP中采用
2009-03-28 15:12:27995 
摘要：在空間太陽望遠(yuǎn)鏡的在軌高速數(shù)據(jù)處理中，運(yùn)算時(shí)間是影響系統(tǒng)性能的重要環(huán)節(jié)之一。利用FPGA豐富的邏輯單元實(shí)現(xiàn)快速傅里葉變換（FFT），解決 了在軌實(shí)時(shí)
2009-06-20 14:36:221765 
為了解決空間目標(biāo)與航天器發(fā)生碰撞的問題，設(shè)計(jì)了一種基于FPGA，以在軌目標(biāo)三維坐標(biāo)為待處理數(shù)據(jù)進(jìn)行快速并行處理的目標(biāo)碰撞預(yù)警系統(tǒng)。該系統(tǒng)基于Xilinx 公司FPGA芯片中的內(nèi)容可尋址存儲(chǔ)器（Content Addressable Memory，CAM） IP核和MicroBlaze軟核控制器，
2011-03-07 15:29:5843 在FPGA上設(shè)計(jì)并實(shí)現(xiàn)了一種用于直線檢測(cè)快速HOUGH變換方法。使用分類濾波器把直線目標(biāo)分成多個(gè)方向，使多個(gè)方向上的運(yùn)算在空間上實(shí)現(xiàn)了并行處理；在每個(gè)方向上，設(shè)計(jì)實(shí)現(xiàn)了一種用于HOUGH變換的流水線處理結(jié)構(gòu)；提出了一種基于直方圖統(tǒng)計(jì)的兩階段搜索算法。大
2011-03-16 13:57:5937 本內(nèi)容提供了基于FPGA的DSP算法快速驗(yàn)證，希望對(duì)大家學(xué)習(xí)有所幫助
2011-06-15 18:08:0787 基于流水線技術(shù)，利用FPGA進(jìn)行并行可重復(fù)配置高精度的 FIR濾波器 設(shè)計(jì)。使用VHDL可以很方便地改變?yōu)V波器的系數(shù)和階數(shù)。在DSP中采用這種FIR濾波器的設(shè)計(jì)方法可以充分發(fā)揮FPGA的優(yōu)勢(shì)。
2011-07-18 17:09:2863 本文介紹的基于PCI總線的FPGA計(jì)算平臺(tái)的系統(tǒng)實(shí)現(xiàn)：通過在PC機(jī)上插入擴(kuò)展PCI卡，對(duì)算法進(jìn)行針對(duì)并行運(yùn)算的設(shè)計(jì)，提升普通PC機(jī)對(duì)大計(jì)算量數(shù)字信號(hào)的處理速度。本設(shè)計(jì)采用5片FPGA芯片及
2011-08-21 18:05:312415 
在運(yùn)算放大器的輸入端加一電阻--二極管網(wǎng)絡(luò)，輸入和輸出關(guān)系具有近似平方律特性，整個(gè)電路構(gòu)成一平方律變換器電路。
2012-02-28 09:56:161519 
設(shè)計(jì)了一種基于DSP與FPGA的運(yùn)動(dòng)控制器。該控制器以DSP為控制核心，用FPGA構(gòu)建運(yùn)動(dòng)控制器與傳感器以及電機(jī)驅(qū)動(dòng)器的接口電路。充分發(fā)揮了DSP強(qiáng)大的運(yùn)算能力和FPGA的并行處理能力。具有
2012-10-26 15:21:5193 電力系統(tǒng)微機(jī)保護(hù)中開平方運(yùn)算的一種新的快速算法
2015-11-02 11:03:208 快速浮_定點(diǎn)PID控制器FPGA的研究與實(shí)現(xiàn)
2016-05-11 11:30:1920 基于FPGA的嵌入式多核處理器及SUSAN算法并行化
2016-08-30 18:11:4724 基于FPGA的ECC快速算法研究及設(shè)計(jì)_陳俊杰
2017-01-07 19:08:432 基于FPGA的ARM并行總線研究與仿真
2017-01-24 16:54:2421 本文介紹了FPGA電源設(shè)計(jì)并行工程的合理性，講解了并行工程（CE）技術(shù)及其作用，討論了FPGA電源系統(tǒng)設(shè)計(jì)的復(fù)雜性和不確定性。
2017-10-13 13:00:355 基于FPGA和多DSP的多總線并行處理器設(shè)計(jì)
2017-10-19 13:40:314 提出了一種基于最優(yōu)搜索的稀疏傅里葉變換(SFT)的并行實(shí)現(xiàn)設(shè)計(jì)。首先將輸入信號(hào)分為并行N組，分別進(jìn)行快速傅里葉變換(FFT)，實(shí)現(xiàn)信號(hào)頻率分量的取模處理，然后通過排序搜索獲得。經(jīng)驗(yàn)證，相較于FFTW
2017-11-15 13:25:503768 
量化位數(shù)。然后基于該算法和這3個(gè)參數(shù)設(shè)計(jì)了一種全新的、高速部分并行的DSC譯碼器。該譯碼器最大限度地實(shí)現(xiàn)了譯碼效率、譯碼復(fù)雜度、FPGA資源利用率之間的平衡，并在Xilinx XC7VX485T芯片上實(shí)現(xiàn)了該譯碼器，其吞吐率可達(dá)197 Mb/s。
2017-11-16 12:59:013910 
針對(duì)信號(hào)處理數(shù)據(jù)量大、實(shí)時(shí)性要求高的特點(diǎn)，從實(shí)際應(yīng)用出發(fā)，設(shè)計(jì)了以雙DSP+FPGA為核心的并行信號(hào)處理模塊。為了滿足不同的信號(hào)處理任務(wù)需求，FPGA可以靈活地選擇與不同的DSP組成不同的信號(hào)處理
2017-11-17 06:11:403060 
根據(jù)BPSK調(diào)制信號(hào)調(diào)制機(jī)理和平方倍頻法原理，在FPGA平臺(tái)上設(shè)計(jì)實(shí)現(xiàn)了BPSK調(diào)制信號(hào)載波頻率估計(jì)單元。利用ModelSim仿真環(huán)境對(duì)載頻估計(jì)功能進(jìn)行仿真，驗(yàn)證了平方倍頻法對(duì)BPSK信號(hào)進(jìn)行載波
2017-11-18 05:13:054539 
針對(duì)大容量固態(tài)存儲(chǔ)器中數(shù)據(jù)錯(cuò)“位”的問題，目前大多采用軟件ECC 模型進(jìn)行檢錯(cuò)和糾錯(cuò)，但這勢(shì)必會(huì)極大地影響存儲(chǔ)系統(tǒng)的讀寫性能?；贓CC校驗(yàn)原理，提出一種并行硬件ECC 模型，并采用FPGA 實(shí)現(xiàn)。仿真分析和實(shí)驗(yàn)結(jié)果表明:該模型不僅具有良好的糾錯(cuò)能力，而且顯著地提高了存儲(chǔ)系統(tǒng)的讀寫性能。
2017-11-18 10:32:516534 
。該文利用輸入和校驗(yàn)多項(xiàng)式的邏輯關(guān)系，成功地將基于字節(jié)的并行CRC校驗(yàn)算法運(yùn)用于UART控制器中，在Xilinx公司的可編程門陣列（FPGA）芯片上驗(yàn)證通過，可實(shí)現(xiàn)連續(xù)多個(gè)字節(jié)校驗(yàn)。
2017-11-18 11:24:542395 
Vviado-HLS基于Xilinx FPGA對(duì)C的解析，綜合原理。Vivado-HLS FPGA并行與處理器架構(gòu) 與處理器架構(gòu)相比，FPGA結(jié)構(gòu)具有更高的并行。Vivado-HLS對(duì)軟件C程序編譯時(shí)與處理器編譯是不一樣的執(zhí)行機(jī)制。
2017-11-18 12:23:093066 
針對(duì)串行A*算法時(shí)間性能較差的問題，提出了一種基于并行搜索和快速插入（ PSFI）的算法。首先，研究了共享存儲(chǔ)平臺(tái)上的常見并行啟發(fā)式搜索算法；然后，通過使用一種延遲的單表搜索（ DSTS）方法
2018-01-07 11:01:350 ，常規(guī)做法是利用插值和抽取的方法實(shí)現(xiàn)數(shù)字信號(hào)的變采樣處理，這種方法實(shí)現(xiàn)復(fù)雜，硬件成本高。文中提出了一種高速并行成型濾波器的FPGA實(shí)現(xiàn)方法，這種基于群延時(shí)結(jié)構(gòu)的查找表算法，所需的查找表只需存儲(chǔ)單位沖擊響應(yīng)的采樣值，
2018-02-23 10:14:220 傳統(tǒng)的基于模擬退火的現(xiàn)場(chǎng)可編程門陣列（ FPGA）時(shí)序驅(qū)動(dòng)布局算法在時(shí)延代價(jià)的計(jì)算上存在一定誤差，已有的時(shí)序優(yōu)化算法能夠改善布局質(zhì)量，但增加了時(shí)耗。針對(duì)上述問題，提出一種基于事務(wù)內(nèi)存（ TM）的并行
2018-02-26 10:09:040 介紹了采用CPLD和Flash器件對(duì)FPGA 實(shí)現(xiàn)快速并行配置，并給出了具體的硬件電路設(shè)計(jì)和關(guān)鍵模塊的內(nèi)部編程思路。
2018-10-24 15:15:499 4分鐘的FPGA簡單入門介紹，主要介紹了邏輯塊、相對(duì)于處理器的并行操作。搬運(yùn)于YouTube，字幕自制。
2019-08-29 06:05:002924 串行總線接口只能實(shí)現(xiàn)FPGA 和ARM 之間的低速通信 ;當(dāng)傳輸?shù)臄?shù)據(jù)量較大.要求高速傳輸時(shí)，就需要用并行總線來進(jìn)行兩者之間的高速數(shù)據(jù)傳輸.
2019-08-08 15:37:507134 
隨著物聯(lián)網(wǎng)（loT）的快速發(fā)展，未來將會(huì)存在海量的數(shù)據(jù)。大數(shù)據(jù)時(shí)代，對(duì)數(shù)據(jù)的處理提出更高的要求，傳統(tǒng)并行接口越來越難以滿足系統(tǒng)對(duì)傳輸寬帶的要求，過去主要用于光纖通信技術(shù)SerDes正在取代傳統(tǒng)并行
2020-07-28 12:05:161726 為了實(shí)現(xiàn)軍航管制系統(tǒng)中雷達(dá)數(shù)據(jù)的可靠傳輸，根據(jù)HDLC協(xié)議的幀結(jié)構(gòu)和循環(huán)冗余校驗(yàn)（CRC）原理，提出了一種新型的基于并行機(jī)制的HDLC協(xié)議控制器，討論采用FPGA新技術(shù)實(shí)現(xiàn)HDLC協(xié)議幀的構(gòu)成
2020-11-04 18:04:1015 擴(kuò)頻碼的相關(guān)解擴(kuò)是擴(kuò)頻通信接收機(jī)的關(guān)鍵技術(shù)之一，主要介紹了數(shù)字相關(guān)器在全球定位系統(tǒng)（GPS）信號(hào)捕獲中的應(yīng)用，并進(jìn)行了FPGA實(shí)現(xiàn)。在設(shè)計(jì)中，采用了16路并行相關(guān)運(yùn)算的方式加快相關(guān)解擴(kuò)運(yùn)算速度。在
2021-01-26 16:22:4315 提出了一種基于多相濾波器的并行有限脈沖響應(yīng)（finite impulse response，F(xiàn)IR）濾波器結(jié)構(gòu)，可以有效提高濾波器運(yùn)算的吞吐率，與傳統(tǒng)的串行濾波器結(jié)構(gòu)比，并行濾波器運(yùn)算速度可以提高L
2021-01-28 17:22:0015 提出了一種基于多相濾波器的并行有限脈沖響應(yīng)（finite impulse response，F(xiàn)IR）濾波器結(jié)構(gòu)，可以有效提高濾波器運(yùn)算的吞吐率，與傳統(tǒng)的串行濾波器結(jié)構(gòu)比，并行濾波器運(yùn)算速度可以提高L
2021-01-28 17:22:007 出了四核心嵌入式并行處理器FPEP的結(jié)構(gòu)設(shè)計(jì)并建立了FPGA驗(yàn)證平臺(tái)．為了對(duì)多核處理器平臺(tái)性能進(jìn)行評(píng)測(cè)，提出了基于OpenMP的3種可行的圖像處理領(lǐng)域的經(jīng)典算法SUSAN算法的并行化方法：直接并行化
2021-02-03 16:26:008 CRC校驗(yàn)的實(shí)現(xiàn)基于串行位移寄存器，如果要處理并行數(shù)據(jù)，需要對(duì)電路進(jìn)行改進(jìn)。本文介紹了一種并行CRC電路HDL代碼的快速生成鐘算法，只需要帶入不同的參數(shù)，可自動(dòng)生成不同長度以及并行度的并行CRC電路的HDL代碼。
2021-03-28 09:29:5017 及布局布線，并用ModelSim和Matlab對(duì)設(shè)計(jì)作了聯(lián)合仿真。結(jié)果表明，通過利用FPGA器件中大量的乘法器、邏輯單元及存儲(chǔ)器等硬件資源，采用全并行加流水結(jié)構(gòu)，可在一個(gè)時(shí)鐘節(jié)拍內(nèi)完成32點(diǎn)FFT運(yùn)算的功能，設(shè)計(jì)最高運(yùn)算速度可達(dá)11 ns，可實(shí)現(xiàn)對(duì)高速A/D采樣數(shù)據(jù)的實(shí)時(shí)處理.
2021-03-31 15:22:0011 AD533：低成本乘法器、除法器、平方器、平方器、根過時(shí)數(shù)據(jù)表
2021-04-30 21:05:333 AD533：低成本乘法器、除法器、平方器、平方根過時(shí)數(shù)據(jù)表
2021-05-07 10:50:3320 摘要：在對(duì)FFT（快速傅立葉變換）算法進(jìn)行研究的基礎(chǔ)上，描述了用FPGA實(shí)現(xiàn)FFT的方法，并對(duì)其中的整體結(jié)構(gòu)、蝶形單元及性能等進(jìn)行了分析。 傅立葉變換是數(shù)字信號(hào)處理中的基本操作，廣泛應(yīng)用于表述及分析
2021-05-27 11:21:202743 
個(gè)快速平方根。以下是一個(gè)典型的逼近法實(shí)現(xiàn)的快速平方根函數(shù)，只用了整數(shù)乘法就可以做到32位范圍內(nèi)的整數(shù)平方根計(jì)算，并且計(jì)算中邊界值始終按照二分法定位可以顯著縮短查找逼近時(shí)間，算法復(fù)雜度近似于Log2(N)。算法：0) 聲明并準(zhǔn)備如下變
2021-11-25 19:06:058 用過FPGA的人應(yīng)該都知道，在FPGA中，邏輯是并行地運(yùn)行的，各個(gè)狀態(tài)機(jī)同時(shí)都在工作，狀態(tài)機(jī)之間可能會(huì)有信號(hào)交互，也可能毫無關(guān)系、各管各地工作。
2022-04-12 10:05:006004 ADC和DAC是FPGA與外部信號(hào)的接口，從數(shù)據(jù)接口類型的角度劃分，有低速的串行接口和高速的并行接口。FPGA經(jīng)常用來采集中高頻信號(hào)，因此使用并行ADC和DAC居多。本文將介紹如何使用FPGA驅(qū)動(dòng)并行ADC和并行DAC芯片。
2022-04-21 08:55:228245 本文介紹了設(shè)計(jì)濾波器的FPGA實(shí)現(xiàn)步驟，并結(jié)合杜勇老師的書籍中的并行FIR濾波器部分進(jìn)行一步步實(shí)現(xiàn)硬件設(shè)計(jì)，對(duì)書中的架構(gòu)做了復(fù)現(xiàn)以及解讀，并進(jìn)行了仿真驗(yàn)證。
2023-05-24 10:57:361825 
? ? ? ? 研究報(bào)告稱，FPGA芯片下游應(yīng)用廣泛，行業(yè)保持快速增長。國內(nèi)廠商產(chǎn)品認(rèn)可度不斷提升，但在產(chǎn)品豐富度與技術(shù)實(shí)力仍與海外廠商存在差距，未來成長空間大。 主要觀點(diǎn)如下： FPGA芯片可編程
2023-06-05 19:35:021012 電子發(fā)燒友網(wǎng)站提供《使用STARTUPE3對(duì)并行NOR閃存進(jìn)行配置后訪問的UltraScale FPGA應(yīng)用說明.pdf》資料免費(fèi)下載
2023-09-14 15:18:208 電子發(fā)燒友網(wǎng)站提供《無與倫比的并行處理—FPGA加速的根本基石.pdf》資料免費(fèi)下載
2023-09-15 14:57:193 電子發(fā)燒友網(wǎng)站提供《基于FPGA的ARM并行總線設(shè)計(jì)原理.pdf》資料免費(fèi)下載
2023-10-10 09:31:311 電子發(fā)燒友網(wǎng)站提供《基于快速傅里葉變換的并行碼相位快速捕獲技術(shù)研究.pdf》資料免費(fèi)下載
2023-10-24 11:28:221 ADC和DAC是FPGA與外部信號(hào)的接口，從數(shù)據(jù)接口類型的角度劃分，有低速的串行接口和高速的并行接口。FPGA經(jīng)常用來采集中高頻信號(hào)，因此使用并行ADC和DAC居多。本文將介紹如何使用FPGA驅(qū)動(dòng)并行ADC和并行DAC芯片。
2025-03-14 13:54:121979 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論