基于CPLD的三相多波形函數(shù)發(fā)生器設(shè)計

摘要： 介紹了基于可編程邏輯器件CPLD和直接數(shù)字頻率合成技術(shù)（DDS）的三相多波形函數(shù)發(fā)生器的基本原理，并在此基礎(chǔ)上給出了基于CPLD的各模塊設(shè)計方法及其VHDL源程序。

關(guān)鍵詞： CPLD；直接數(shù)字頻率合成；函數(shù)發(fā)生器；VHDL

１　引言

直接數(shù)字頻率合成 ?ＤｉｒｅｃｔＤｉｇｉｔａｌＳｙｎｔｈｅｓｉｓ，ＤＤＳ?是２０世紀６０年代末出現(xiàn)的第三代頻率合成技術(shù)。該技術(shù)從相位概念出發(fā)，以Ｎｙｑｕｉｓｔ時域采樣定理為基礎(chǔ)，在時域中進行頻率合成。ＤＤＳ頻率轉(zhuǎn)換速度快，頻率分辨率高，并在頻率轉(zhuǎn)換時可保持相位的連續(xù)，因而易于實現(xiàn)多種調(diào)制功能。ＤＤＳ是全數(shù)字化技術(shù)，其幅度、相位、頻率均可實現(xiàn)程控，并可通過更換波形數(shù)據(jù)靈活實現(xiàn)任意波形。此外，ＤＤＳ易于單片集成，體積小，價格低，功耗小，因此ＤＤＳ技術(shù)近年來得到了飛速發(fā)展，其應用也越來越廣泛。

基于ＣＰＬＤ和ＤＤＳ技術(shù)的函數(shù)發(fā)生器可以實現(xiàn)信號波形的多樣化，而且方便可靠，簡單經(jīng)濟，系統(tǒng)易于擴展，同時可大大提高輸出信號的帶寬。

２　系統(tǒng)原理

２．１ＣＰＬＤ內(nèi)部設(shè)計

ＣＰＬＤ的內(nèi)部結(jié)構(gòu)框圖如圖１所示，圖中，首先由控制寄存器將外部控制器（如單片機）送入的數(shù)據(jù)轉(zhuǎn)換為頻率和幅度控制字；然后再由分頻器根據(jù)頻率控制字進行分頻并將輸出作為尋址計數(shù)器的時鐘；尋址計數(shù)器的尋址空間為３６０字節(jié)，可對ＲＯＭ中的查找表進行尋址；而通過模３６０加法器可以產(chǎn)生１２０°的相位差。

２．２ＣＰＬＤ的外圍電路

圖２所示是ＣＰＬＤ的外圍電路連接圖。圖中，ＣＰＬＤ幅度控制字經(jīng)Ｄ／Ａ轉(zhuǎn)換輸出后，可作為查找表輸出ＤＡＣ的參考電壓，該參考電壓可通過改變幅度控制字來進行改變，從而改變輸出信號的幅度。

３?。茫校蹋母髂K的設(shè)計

３．１控制寄存器的設(shè)計

控制寄存器設(shè)計主要是將外部控制器輸入的數(shù)據(jù)轉(zhuǎn)換為頻率和幅度控制字。其程序代碼如下：

－－／／／／／／／／／／／／調(diào)庫／／／／／／／／／／／／－－

ｅｎｔｉｔｙｃｏｎｔｒｏｌｌｅｒｉｓ

ｐｏｒｔ（ｃｌｋ:ｉｎｓｔｄ_ｌｏｇｉｃ；

ｄａｔａｉｎ:ｉｎｓｔｄ_ｌｏｇｉｃ;

ａｄ:ｏｕｔｓｔｄ_ｌｏｇｉｃ_ｖｅｃｔｏｒ(1６ｄｏｗｎｔｏ０);

ｆｒｅｑ:ｏｕｔｓｔｄ_ｌｏｇｉｃ_ ｖｅｃｔｏｒ(１６ｄｏｗｎｔｏ０));

ｅｎｄ;

ａｒｃｈｉｔｅｃｔｕｒｅｄａｔａｆｌｏｗｏｆｃｏｎｔｒｏｌｌｅｒｉｓ

ｓｉｇｎａｌｏｕｔ１:ｓｔｄ_ｌｏｇｉｃ_ｖｅｃｔｏｒ(１６ｄｏｗｎｔｏ０);

ｂｅｇｉｎ

ｓ２ｐ:ｐｒｏｃｅｓｓ(ｃｌｋ,ｄａｔａｉｎ)

ｖａｒｉａｂｌｅｔｅｍｐ:ｓｔｄ_ｌｏｇｉｃ_ｖｅｃｔｏｒ(１６ｄｏｗｎｔｏ０);?

ｂｅｇｉｎ

ｉｆｃｌｋ＇ｅｖｅｎｔａｎｄｃｌｋ＝‘１' ｔｈｅｎ

ｔｅｍｐ:＝ｔｅｍｐ(１５ｄｏｗｎｔｏ０)＆ｄａｔａｉｎ;

ｅｎｄｉｆ;

ｏｕｔ１＜＝ｔｅｍｐ;

ｅｎｄｐｒｏｃｅｓｓｓ２ｐ;

ｍｕｘ:ｐｒｏｃｅｓｓ(ｏｕｔ１(１６))

ｂｅｇｉｎ

ｉｆｏｕｔ１(１６)＝‘１' ｔｈｅｎ

ａｄ＜＝ｏｕｔ１(１５ｄｏｗｎｔｏ０); －－１號寄存器為幅度控制字

ｅｌｓｅ

ｆｒｅｑ＜＝ｏｕｔ１(１５ｄｏｗｎｔｏ０); －－０號寄存器為頻率控制字

ｅｎｄｉｆ;

ｅｎｄｐｒｏｃｅｓｓｍｕｘ;

ｅｎｄ;

圖3

３．２分頻比可變的分頻器模塊設(shè)計

該設(shè)計主要是根據(jù)頻率控制字決定分頻倍數(shù)，從而輸出與頻率控制字相對應的頻率時鐘，此模塊的輸出可作為尋址計數(shù)器的時鐘。具體代碼如下：

ｐｒｏｃｅｓｓ?ｃｌｋ? －－ｃｌｋ為外部時鐘（如晶振）

ｖａｒｉａｂｌｅｔｅｍｐ,ｆｅｎ:ｓｔｄ_ｌｏｇｉｃ_ｖｅｃｔｏｒ(１５ｄｏｗｎｔｏ０);?

ｃｏｎｓｔａｎｔｔｅｍｐ１:ｓｔｄ_ｌｏｇｉｃ_ｖｅｃｔｏｒ(１５ｄｏｗｎｔｏ０):＝“１１１１１１１１１１１１１１１１”;

ｖａｒｉａｂｌｅａ:ｓｔｄ_ｌｏｇｉｃ;

ｂｅｇｉｎ

ｆｅｎ:＝ｔｅｍｐ１－ｆｅｎ_ｉｎ; －－使分頻后的頻率正比于頻率控制字

ｉｆｃｌｋ＝‘１' ａｎｄｃｌｋ＇ｅｖｅｎｔｔｈｅｎ

ｉｆｔｅｍｐ＝(‘０'＆ｆｅｎ（１５ｄｏｗｎｔｏ１）) ｔｈｅｎ－－相當于除２運算

ａ:＝ｎｏｔａ;

ｔｅｍｐ:＝ｔｅｍｐ＋１;

ｅｌｓｉｆｔｅｍｐ＝ｆｅｎｔｈｅｎ

ａ:＝ｎｏｔａ;

ｔｅｍｐ:＝“００００００００００００００００”;

ｅｌｓｅ

ｔｅｍｐ:＝ｔｅｍｐ＋１;

ｅｎｄｉｆ;

ｅｎｄｉｆ;

ｆｅｎｏｕｔ＜＝ａ; －－ｆｅｎｏｕｔ為輸入時鐘的頻率ｆｅｎ倍分頻

ｅｎｄｐｒｏｃｅｓｓ;

３．３尋址計數(shù)器設(shè)計

尋址計數(shù)器主要用于產(chǎn)生對ＲＯＭ尋址輸出波形數(shù)據(jù)的尋址信號，尋址空間為３６０字節(jié)，具體的程序代碼如下：

ｐｒｏｃｅｓｓ(ｃｌｋ)

ｖａｒｉａｂｌｅｔｅｍｐ:ｉｎｔｅｇｅｒｒａｎｇｅ０ｔｏ３５９;

ｂｅｇｉｎ

ｉｆｃｌｋ＝‘１＇ａｎｄｃｌｋ＇ｅｖｅｎｔｔｈｅｎ

ｉｆｔｅｍｐ＜３５９ｔｈｅｎ

ｔｅｍｐ:＝ｔｅｍｐ＋１;

ｅｌｓｅ

ｔｅｍｐ:＝０;

ｅｎｄｉｆ;

ｅｎｄｉｆ;

ａｄｒｅｓｓ＜＝ｔｅｍｐ;

ｅｎｄｐｒｏｃｅｓｓ;

３．４模３６０加法器設(shè)計

此模塊用來產(chǎn)生１２０°的相移，以形成三相相差為１２０°的輸出波形。由于尋址空間為３６０字節(jié)，故在輸出尋址數(shù)大于３６０時，須對３６０取模。程序如下：

ｐｒｏｃｅｓｓ(ａｄｒｅｓｓ_ｉｎ)

ｖａｒｉａｂｌｅｔｅｍｐ?ｉｎｔｅｇｅｒｒａｎｇｅ０ｔｏ５１１;

ｂｅｇｉｎ

ｔｅｍｐ:＝ａｄｒｅｓｓｉｎ＋１２０;－－相移１２０°

ｉｆｔｅｍｐ＜３６０ｔｈｅｎ;

ａｄｒｅｓｓｏｕｔ＜＝ｔｅｍｐ?

ｅｌｓｅ

ａｄｒｅｓｓ_ｏｕｔ＜＝ｔｅｍｐ－３６０;－－綜合工具不支持取模運算，故采用減法器來實現(xiàn)

ｅｎｄｉｆ;

ｅｎｄｐｒｏｃｅｓｓ;

３．５查找表ＲＯＭ設(shè)計

此模塊主要用于存儲各種波形數(shù)據(jù)，以便通過尋址計數(shù)器尋址輸出并經(jīng)Ｄ／Ａ轉(zhuǎn)換來輸出各種波形，其中包括正弦波、三角波、方波以及鋸齒波。代碼如下：

ｐｒｏｃｅｓｓ(ａｄｒｅｓｓ,ｓｅｌ)

ｂｅｇｉｎ

ｉｆｓｅｌ＝“００” ｔｈｅｎ－－ｓｅｌ為波形選擇端口，選擇輸出波形，００為正弦波

ｃａｓｅａｄｒｅｓｓｉｓ

ｗｈｅｎ０００＝＞ｄａｔａ＜＝０; ｗｈｅｎ００１＝＞ｄａｔａ＜＝４; ．．．．．．－－正弦波查找表

ｗｈｅｎｏｔｈｅｒｓ＝＞ｎｕｌｌ;

ｅｎｄｃａｓｅ;

ｅｌｓｅｉｆｓｅｌ＝“０１” ｔｈｅｎ－－０１輸出方波，

ｉｆａｄｒｅｓｓ＜１８０ｔｈｅｎ

ｄａｔａ＜＝２５５;

ｅｌｓｅ

ｄａｔａ＜＝０;

ｅｎｄｉｆ;

ｅｌｓｅｉｆｓｅｌ＝“１０” ｔｈｅｎ－－鋸齒波

ｄａｔａ＜＝ａｄｒｅｓｓ／２;

ｅｌｓｅ－－三角波

ｉｆａｄｒｅｓｓ＜１８０ｔｈｅｎ

ｄａｔａ＜＝ａｄｒｅｓｓ;

ｅｌｓｅ

ｄａｔａ＜＝ａｄｒｅｓｓ－１８０;

ｅｎｄｉｆ;

ｅｎｄｉｆ;

ｅｎｄｐｒｏｃｅｓｓ;