碼流分析儀可用作數(shù)字電視設(shè)備的調(diào)試工具，如檢測MPEG編碼器、復用器、調(diào)制解調(diào)器等設(shè)備的輸入輸出碼流是否符合MPEG-2/數(shù)字電視廣播(DVB)標準等。作為標準檢驗設(shè)備，碼流分析儀是整個數(shù)字電視系統(tǒng)的不可缺少的重要設(shè)備。實際使用中的數(shù)字電視集成系統(tǒng)是一項龐大、復雜的系統(tǒng)工程，從前端到后端，無論哪個環(huán)節(jié)出了差錯，都將導致整個系統(tǒng)的癱瘓，為了迅速有效地找出故障源，需要在各測試點使用碼流分析儀。如圖1所示，可以在測試點1-4插入碼流分析儀，組成對傳輸(TS)碼流互聯(lián)層的監(jiān)控、測試和報警。

　　國外碼流分析儀的研究工作開展比較早，在MPEG-2標準制定的同時，就有碼流分析儀問世，惠普、WG、RS和泰克等公司都推出了各自的碼流分析儀。這幾家公司的產(chǎn)品各有特點，而其核心都是基于PC硬件平臺。雖然性能較穩(wěn)定，但產(chǎn)品價格均比較昂貴，操作不便。隨著應(yīng)用范圍和規(guī)模的擴大，在一個應(yīng)用場合下，可能會需要對較多的測試點進行長時間的實時碼流分析、監(jiān)控、系統(tǒng)信息采集和報警管理工作，昂貴的基于PC的測試設(shè)備顯然無法滿足這種要求。

　　為了解決這一缺陷，國內(nèi)外主要生產(chǎn)廠商都轉(zhuǎn)向選擇在便攜式工控機上開發(fā)。便攜式工控機雖然沒有復雜的外設(shè)連線，但是也存在設(shè)備體積較大和硬件成本昂貴，功能受限于PC硬件和操作系統(tǒng)平臺穩(wěn)定性等問題。另外，市場上還有一種手持式的測試儀，有較好的移動性，但是也無法滿足以較低的成本完成實時監(jiān)控的要求。針對中國目前的應(yīng)用現(xiàn)狀和發(fā)展狀況，我們提出以通用的FPGA和RTOS為基礎(chǔ)、基于嵌入式硬件平臺的設(shè)計方法，該模塊可以實現(xiàn)穩(wěn)定和長期的可靠工作，具有很好的性價比，可以在現(xiàn)實應(yīng)用場合廣泛應(yīng)用。

　　碼流分析功能設(shè)計

　　功能設(shè)計將完全符合以下標準：MPEG-2；ISO/IEC 13818-2(System)；DVB；ETS 300 468( DVB SI)；EN 50083-9(DVB SPI，ASI)；ETR 154(Implementation guidelines for MPEG2 systems)；ETR 290(Measurement Guidelines)；ETR 211( DVB SI Recommendation)。

　　作為一種測試儀器，無論是軟件還是硬件都要保證穩(wěn)定可靠。同時考慮采用網(wǎng)絡(luò)通信技術(shù)，容許用戶通過任何一臺計算機的網(wǎng)絡(luò)瀏覽器訪問圖形化的用戶界面，將碼流分析結(jié)果以最直觀的方式顯示給用戶。嵌入式測試設(shè)備的設(shè)計目標根據(jù)實際需要提出，設(shè)計目的是TS碼流系統(tǒng)監(jiān)測設(shè)備，在操作和使用的問題上要方便，故障的監(jiān)測和定位要快速準確，模塊化的設(shè)計要求結(jié)構(gòu)緊湊，接口簡單。針對這種需要，設(shè)計目標至少要實現(xiàn)以下功能：

　　1．對碼流數(shù)據(jù)進行同步字節(jié)提取和包序錯誤檢查，并進一步對數(shù)據(jù)根據(jù)ETR290標準進行三個優(yōu)先級別的語法錯誤的檢查；對數(shù)據(jù)流進行實時監(jiān)測，及時紀錄出錯的時間和錯誤的情況；同時還可根據(jù)用戶的需要制訂硬件觸發(fā)模式，選擇不同的監(jiān)測項目。

　　2．實時統(tǒng)計各路PID的當前帶寬占用情況，當前的TS包的總數(shù)量和傳輸碼率。

　　3．將TS包中的PSI/SI信息提取并拼接成段,分析段頭部的信息并存儲在特定的數(shù)據(jù)結(jié)構(gòu)中。

　　4．提取TS流中的PCR信息，計算其傳輸?shù)拈g隔，同時作PCR抖動的分析，出現(xiàn)錯誤及時報錯。

　　5．從PES 段中提取PES頭信息以及各路視音頻的基本信息。

　　6．分析視音頻數(shù)據(jù)，根據(jù)TS流中的PCR、PTS和視音頻數(shù)據(jù)來分析其解碼時各路視音頻傳輸流標準目標解碼器中緩沖器模型的情況，當緩沖器出現(xiàn)排空和上溢的錯誤時及時報錯。 < 這些功能將滿足運營環(huán)境的現(xiàn)場監(jiān)測要求。實際應(yīng)用中這些分析的結(jié)果需要以某種方式提交給用戶觀察。因此，以下的信息顯示是必須的。

　　1．基本信息：主要向用戶提供關(guān)于TS流的最基本的信息，如TS流的傳輸速率、同步錯誤、TS包長度、視音頻比例、PSI表的簡要信息等。

　　2．實時監(jiān)測：本界面按照DVB ETR290標準規(guī)定的3級檢錯內(nèi)容而設(shè)計。

　　3．節(jié)目信息：顯示描述一個節(jié)目內(nèi)容的PMT、SDT和EIT的具體信息。

　　4．帶寬信息：基于PID的帶寬統(tǒng)計信息。

　　5．復用結(jié)構(gòu)：TS流中最基本的節(jié)目復用信息。

　　6．PSI/SI信息：將2進制形式的PSI/SI信息翻譯成文字，以樹的形式顯示，TS流的層次結(jié)構(gòu)一目了然。

　　7．PCR分析：分析PCR傳送的間隔和抖動。

　　硬件結(jié)構(gòu)

　　如圖2所示，本設(shè)計方案選用Altera公司的FPGA――根據(jù)實際的設(shè)計容量可以選擇具體的型號和系列。這里我們將討論輸入輸出、過濾邏輯和控制系統(tǒng)的設(shè)計思想。

　　FPGA與TS接口連接的2個數(shù)據(jù)總線接口TS IN 和TS OUT都是標準的DVB_SPI(EN 50083-9)接口。TS IN 接收外部的TS碼流，送入碼流過濾邏輯系統(tǒng)做進一步處理。TS OUT接口將從TS IN收到的碼流環(huán)出，這樣在進行碼流分析的同時就不會對傳輸碼流造成任何影響。DVB_SPI接口是LVDS電平信號，可在FPGA上直接接入(參考ALTERA的硬件手冊)。

　　如果采用DVB_ASI接口，也可以通過Altera提供的IP核來實現(xiàn)串/并和并/串轉(zhuǎn)換。所以，原則上除去傳輸變壓器和保護電路無需其他接口邏輯芯片。DVB標準的輸入接口有ASI和SPI兩種，兩者的定義和標準不盡相同。針對輸入接口的不同需要對輸入信號進行調(diào)整和統(tǒng)一。要從ASI接口的信息中提取TS碼流同步信號，調(diào)整信號脈沖的占空比使ASI的輸出接口信號和SPI的相類似。另外，ASI接口輸出有平滑和突發(fā)2種數(shù)據(jù)串數(shù)模式。為了滿足突發(fā)模式的工作需要，可以將FPGA?片內(nèi)的RAM BLOCK定義成FIFO進行高速緩存，使接口滿足不同速率的突發(fā)輸入，最高應(yīng)該可以滿足27MHz并行突發(fā)方式(ASI接口216MHz)的輸入要求。

　　在FPGA的碼流過濾邏輯單元部分需要設(shè)計一些重要的硬件控制模塊。MPEG2標準規(guī)定了各壓縮級別TS碼流的速率。經(jīng)過TS碼流復用后實際應(yīng)用中傳輸?shù)拇写a流速率可能>200MHz。因此考慮到NIOS的工作主頻和加載操作系統(tǒng)后的實際工作效率，我們需要將輸入碼流降低后輸入分析系統(tǒng)。故而硬件中設(shè)計多種硬件觸發(fā)機制和硬件過濾器來滿足這種需求。

　　根據(jù)ETR290的標準定義，碼流分析功能不是并行處理的模式，而是有先后次序的相對關(guān)系。根據(jù)不同的優(yōu)先級，先完成同步和連續(xù)性的分析，然后提取PSI信息，最后根據(jù)解析后的PSI信息對不同PID的節(jié)目TS流進行解碼，分析詳細的PES流信息。輸入信息量的控制可以通過軟件控制的方式實現(xiàn)。FPGA過濾邏輯設(shè)計了各種TS流的PID過濾器，將這些豐富的PID過濾器有機地組合在一起?？刂颇K可以通過寫入命令來控制這些PID過濾器的工作方式和組合結(jié)構(gòu)。

　　根據(jù)分析流程控制要求，當分析不同的信息部分時控制模塊可以按需要發(fā)送命令改變硬件組合，保證輸入的碼流只與當前分析工作有關(guān)。這樣可以完成對輸入碼流流量的控制而不影響完成設(shè)計要求。當然，這樣設(shè)計是以犧牲分析實時性為代價的平衡措施，但是獲得的好處也是可預見的。

　　Altera公司的FPGA上提供了純軟件設(shè)計的CPU內(nèi)核NIOS模塊。針對該內(nèi)核Altera同時提供了相應(yīng)的編譯器和調(diào)試工具。在NIOS內(nèi)核上我們可以移植一個小的操作系統(tǒng)。在這個實時操作系統(tǒng)上實現(xiàn)多任務(wù)調(diào)度和復雜的計算。該公司還提供用于FPGA設(shè)計的其他功能模塊如：UART、TIMER等。軟件支持方面提供了在NIOS內(nèi)核上工作的TCP/IP協(xié)議等。

　　這些資源很方便的滿足了設(shè)計要求，利用它們實現(xiàn)分析結(jié)果的輸出要求。我們可以根據(jù)不同的應(yīng)用場合選擇采用不同的通訊接口如RS232/RS485、以太網(wǎng)等。同時，我們可以進一步在操作系統(tǒng)上設(shè)計SNMP協(xié)議，使碼流分析模塊能夠在網(wǎng)絡(luò)環(huán)境和現(xiàn)有的管理系統(tǒng)進行連接。這有利于網(wǎng)絡(luò)管理和控制。同樣，在操作系統(tǒng)上設(shè)計簡單的WEB SERVER功能也是可行的。用戶通過瀏覽器可以馬上得到分析結(jié)果而無需安裝任何分析軟件。這些功能設(shè)計為用戶的實際應(yīng)用提供了方便，用戶可以根據(jù)不同的現(xiàn)場環(huán)境選擇不同的控制方法。 軟件設(shè)計基于一個實時操作系統(tǒng)。目前，有很多商業(yè)化的RTOS供選擇，同時，也有Altera的第三方開發(fā)商提供的可在NIOS上運行的操作系統(tǒng)。本文介紹另外一種完整的嵌入式的實時內(nèi)核μC/OS-II以及應(yīng)用程序結(jié)構(gòu)。μC/OS-II源代碼絕大部分是用C語言寫的，匯編部分只有200行左右。這說明該實時內(nèi)核可以方便的移植到幾乎所有的嵌入式應(yīng)用類CPU上。事實上它已經(jīng)被成功的移植在DSP、16/32位MCU上。通過針對堆棧指針、出入堆棧管理、中斷控制等匯編的修改，可以將μC/OS-II移植到NIOS的平臺上。如圖3所示，軟件設(shè)計基于μC/OS-II操作系統(tǒng)，設(shè)計給出了多進程設(shè)計的軟件設(shè)計結(jié)構(gòu)。

　　下面簡單分析不同進程的主要功能：

　　1.TS流處理進程。該進程完成TS輸入，輸出和內(nèi)存管理的功能。類似于通信系統(tǒng)的物理層，面對硬件系統(tǒng)的傳輸控制。一般情況下，完成從FIFO中讀取數(shù)據(jù)存儲在SRAM的不同部分中，并提交地址指針。同時將需要輸出的碼流從SRAM中讀取，按要求寫入輸出FIFO中。在特殊情況下，根據(jù)輸入碼流速率和內(nèi)存情況，調(diào)整輸入數(shù)據(jù)量。

　　2.MPEGII系統(tǒng)層分析器。根據(jù)MPEG2系統(tǒng)層標準對輸入碼流的PSI信息進行分析。對提取的各種表格和PID信息進行分類存儲。同時按照SNMP定義的數(shù)據(jù)結(jié)構(gòu)類型重組數(shù)據(jù)，根據(jù)需要刷新數(shù)據(jù),將結(jié)果提交給ETR290錯誤事件觸發(fā)進程。

　　3.ETR290錯誤監(jiān)測進程。按照ETR290的標準進行三個優(yōu)先級分析和統(tǒng)計。根據(jù)系統(tǒng)時鐘分析實時信息如PCR抖動延時，信息插入間隔等。將分析結(jié)果的數(shù)據(jù)存儲成數(shù)據(jù)結(jié)構(gòu)提交給通信模塊。通過預先設(shè)計的故障模式實現(xiàn)故障提示和報警。故障模式通過軟件設(shè)定可以是單個ETR290的錯誤產(chǎn)生一個報警，也可以是一組錯誤產(chǎn)生一個報警。太多的錯誤報警會導致信息堵塞，因此，將相關(guān)的錯誤組合成一個高級的報警信息將有利于問題的判斷。

　　4.通信服務(wù)進程。按照TCP/IP協(xié)議和SNMP協(xié)議完成以太網(wǎng)的傳輸控制設(shè)計。數(shù)據(jù)輸出按照標準的SNMP協(xié)議將統(tǒng)計信息數(shù)據(jù)庫和分析數(shù)據(jù)庫輸送到服務(wù)器端。同時，通過TCP或UDP協(xié)議進行控制命令通信。SNMP傳輸?shù)慕y(tǒng)計信息數(shù)據(jù)可以利用外掛的分析軟件進行語義分析。不過要求同時傳輸硬件本地時鐘信息作為參考信息。也可以通過控制臺窗口直接顯示分析數(shù)據(jù)。一旦在通信服務(wù)中添加WEB SERVER功能，則可通過瀏覽器在本地直接顯示分析結(jié)果。

　　本文結(jié)論

　　嵌入式的碼流分析設(shè)計是完全可行和有效的。目前大部分功能已經(jīng)實現(xiàn)。FPGA的設(shè)計采用VHDL語言結(jié)構(gòu)，分析軟件采用C++語言，RTOS操作系統(tǒng)也可在不同的硬件之間移植；因此，設(shè)計可以在不同的硬件平臺上實現(xiàn)。這為成本的控制留下了靈活的空間。本設(shè)計目標不是取代傳統(tǒng)的碼流分析設(shè)備，而是作為一種補充。目前設(shè)計的實時分析能力有限，分析數(shù)據(jù)刷新在500ms左右。但是，提高FPGA的工作頻率和性能，選用高速SDRAM就可以迅速提高工作性能。所以，性能的提升和功能的擴展都有廣闊的前景。