賽靈思（Xilinx）將搶先在競(jìng)爭(zhēng)對(duì)手Altera之前，發(fā)表16納米鰭式場(chǎng)效電晶體（FinFET）現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）。面對(duì)Altera采用英特爾（Intel）14納米三門(mén)極電晶體（Tri-gate Transistor）制程，并將于2016年量產(chǎn)14納米FPGA的攻勢(shì)，賽靈思于日前發(fā)動(dòng)反擊，將攜手臺(tái)積電采用16納米FinFET制程，搶先于2014年推出新一代FPGA。

　　賽靈思總裁暨執(zhí)行長(zhǎng)Moshe Gavrielov表示，16納米先進(jìn)制程中的三維（3D）電晶體將能夠讓客戶擁有更高效能、更低耗電的產(chǎn)品。賽靈思與臺(tái)積電于16納米制程的合作將延續(xù)雙方過(guò)去在各項(xiàng)先進(jìn)制程上所獲得的成果。

　　值得一提的是，因著與賽靈思的合作，臺(tái)積電也宣布將16納米FinFET制程技術(shù)的生產(chǎn)時(shí)程提前，將于今年發(fā)布16納米FinFET制程測(cè)試芯片，而首批FPGA產(chǎn)品將于2014年問(wèn)世。反觀英特爾則預(yù)計(jì)在2014年將第二代三門(mén)極電晶體技術(shù)導(dǎo)入14納米制程，并用以量產(chǎn)新中央處理器（CPU）。

　　據(jù)了解，賽靈思與臺(tái)積電將共同推動(dòng)一項(xiàng)名為FinFast的專案計(jì)劃，以臺(tái)積電16納米FinFET制程技術(shù)打造高速、低耗電、高效能的FPGA元件；雙方投入所需資源組成專屬研發(fā)團(tuán)隊(duì)，針對(duì)FinFET制程與賽靈思UltraScale架構(gòu)共同進(jìn)行最佳化。UltraScale為賽靈思全新的特定應(yīng)用集成電路（ASIC）等級(jí)架構(gòu)，能針對(duì)從20納米平面式制程到16納米以及更先進(jìn)的FinFET制程進(jìn)行微縮，亦可透過(guò)3D集成電路（IC）技術(shù)進(jìn)行系統(tǒng)單芯片（SoC）的微縮。

　　Gavrielov指出，相較于前幾個(gè)世代的制程，16納米制程的技術(shù)復(fù)雜度高出許多，且將耗費(fèi)賽靈思更多的研發(fā)成本。賽靈思在28納米制程的研發(fā)投資為8億美元，而先進(jìn)制程的研發(fā)投資金額則至少為80億美元。盡管如此，由于擁有先進(jìn)制程技術(shù)的晶圓代工廠數(shù)量正不斷增加，因此，在市場(chǎng)變化的帶動(dòng)下，投資數(shù)字大幅度躍進(jìn)的情形將會(huì)有稍許的改善。此外，賽靈思為確保每個(gè)制程能具備成本效益，將花5年以上的時(shí)間設(shè)計(jì)產(chǎn)品，并將每項(xiàng)產(chǎn)品的生命周期延長(zhǎng)到至少15年。

　　與此同時(shí)，賽靈思也將使用臺(tái)積電的半導(dǎo)體整合生產(chǎn)技術(shù)--CoWoS（Chip on Wafer on Substrate），實(shí)現(xiàn)高端3D IC系統(tǒng)整合及系統(tǒng)級(jí)效能。