核心提示：Altera于6月11日在北京宣布，全球同步推出10代FPGA和SoC。先行發(fā)布的包括高端Stratix10和中端Arria10系列。目標(biāo)是替代傳統(tǒng)的ASSP和ASIC。

　　眾所周知，此前Altera每一代FPGA產(chǎn)品系列都用羅馬數(shù)字表示，如CycloneIII，StratixV等，但這次改用了阿拉伯?dāng)?shù)字10。Altera產(chǎn)品營銷資深總監(jiān)Patrick Dorsey對此解釋說：“從1992年我們推出第一款FLEX 8000 FPGA算起，現(xiàn)在的產(chǎn)品更新?lián)Q代正好是第10代，且兩位數(shù)也能更好地突出技術(shù)創(chuàng)新的速度?！?/p>

　　Stratix10采用了英特爾14nm三柵極晶體管工藝，Arria10采用了臺積電（TSMC）的20nm工藝。目前，1000多名已簽署保密協(xié)議的早期試用客戶目前正在使用QuartusII軟件開發(fā)基于Arria10FPGA和SoC的產(chǎn)品。

　　高端Stratix10 FPGA和SoC技術(shù)

　　除英特爾14nm三柵極工藝外，Stratix10FPGA和SoC還采用了增強(qiáng)體系結(jié)構(gòu)，內(nèi)核工作頻率從當(dāng)前28nm FPGA的500MHz提高到了1GHz。適于網(wǎng)絡(luò)、通信、廣播及存儲(chǔ)等應(yīng)用。

　　與StratixV相比：相同功耗時(shí)，工作頻率提高到1.4~1.6倍；工作頻率相同時(shí)，功耗降低了70%；工作頻率提高1倍，即1GHz時(shí)，功耗只增加了30%。

　　主要技術(shù)特點(diǎn)還有，56Gbps收發(fā)器；10TeraFLOP單精度DSP；單個(gè)管芯（die）內(nèi)集成了400多萬個(gè)邏輯單元（LE），密度提高了4倍；集成SRAM、DRAM和ASIC的3D結(jié)構(gòu)，使一個(gè)封裝內(nèi)可有多個(gè)die；第三代硬核處理器系統(tǒng)。“這是業(yè)內(nèi)高端處理器第一次采用硬核架構(gòu)，此前均為軟核?！盌orsey稱。

　　他表示，具體產(chǎn)品細(xì)節(jié)將在幾個(gè)月后披露。

　　中端Arria10FPGA和SoC產(chǎn)品

　　Arria10FPGA和SoC的主要特點(diǎn)包括：

　?、俦饶壳暗母叨薙tratixV快15%；②第二代硬核處理器系統(tǒng)（見圖1），采用了1.5GHz雙核ARM Cortex-A9處理器，速度是現(xiàn)有SoC的1.9倍；③16個(gè)28Gbps收發(fā)器通道，背板速率17.4Gbps，因此，I/O帶寬比目前中端器件高4倍；④系統(tǒng)性能比目前中端器件高3倍，例如，支持2666 Mbps DDR4及15Gbps Hybrid Memory Cube；⑤集成了100萬個(gè)邏輯單元，密度提高了2倍；⑥總功耗比目前中端器件低40%。

　　圖1 Arria10FPGA和SoC的第二代硬核處理器系統(tǒng)結(jié)構(gòu)

　　Dorsey稱，與上一代產(chǎn)品相比，Arria10在啟動(dòng)時(shí)就已取得了5倍的客戶設(shè)計(jì)承諾金額。

　　他給出了幾個(gè)應(yīng)用案例，例如，Arria10FPGA在100G固網(wǎng)通信中，可降低單位功耗的運(yùn)營成本；在企業(yè)級計(jì)算數(shù)據(jù)中心，支持機(jī)架上安裝更多服務(wù)器，由于采用了節(jié)能小外形封裝，每塊電路板可有5個(gè)Arria10FPGA，降低了系統(tǒng)成本。還有，Arria10SoC在無線基礎(chǔ)設(shè)施系統(tǒng)中，支持多個(gè)標(biāo)準(zhǔn)和配置，491MHz工作頻率時(shí)，可降低40%的功耗。Dorsey強(qiáng)調(diào)：“Arria10特別適于中國市場應(yīng)用?！?/p>

　　此外，電源系統(tǒng)采用的是Altera剛收購的Enpirion的高頻開關(guān)、磁性元件和封裝技術(shù)。

　　Arria10FPGA和SoC第一批樣片將于2014年初上市，2013年提供Stratix10FPGA測試芯片，2014年提供Stratix10FPGA的QuartusII軟件。