于是在實(shí)際調(diào)試中，出現(xiàn)了很多說(shuō)不清道不明的“幽靈”現(xiàn)象。通常斷電較長(zhǎng)時(shí)間后若給芯片供電，第一次沒(méi)反應(yīng)，第二次通常就起來(lái)了，然后不停的上下電，一般也都能夠起來(lái)，我們笑稱(chēng)“是不是這個(gè)芯片要充電啊”。但是從始至終居然有那么一個(gè)樣機(jī)（一共有四套）非常堅(jiān)挺的從來(lái)不出這個(gè)癥狀。開(kāi)始我們一直懷疑是芯片廠(chǎng)商提供的所謂“工程樣片”有貓膩，但是隨著調(diào)試不斷的深入，工程代碼改進(jìn)后不斷產(chǎn)生新的編譯結(jié)果，有些工程的邏輯編譯居然無(wú)論如何都無(wú)法讓工程跑起來(lái)，對(duì)比前后能跑和不能跑的工程，改動(dòng)的地方確認(rèn)是一些無(wú)關(guān)緊要的邏輯。

　　和FAE談到這些比較怪異的癥狀，并且我們也聊到了軟件是從FLASH加載的，聊到了它們的時(shí)鐘頻率，F(xiàn)AE給了我一些啟發(fā)和靈感。于是深入的去解析那份“舶來(lái)品”，發(fā)現(xiàn)了CPU讀寫(xiě)代碼接口中的等待信號(hào)非?？赡芫褪亲锟?zhǔn)住?/p>

　　我們做了一個(gè)假設(shè)，比如CPU以100MHz在跑，F(xiàn)LASH操作是20MHz。CPU需要每若干個(gè)時(shí)鐘周期執(zhí)行一次軟件代碼讀操作，F(xiàn)LASH要響應(yīng)這樣一次操作要慢很多，因此FLASH就是通過(guò)wait信號(hào)來(lái)拖長(zhǎng)CPU的操作時(shí)間，以保證完成這樣的一次讀操作。那么wait信號(hào)是由FLASH的時(shí)鐘產(chǎn)生的，它會(huì)比CPU的時(shí)鐘慢很多。

　　存在那么一種情況，當(dāng)CPU執(zhí)行第一個(gè)讀操作時(shí)，好不容易等到了FLASH模塊的wait信號(hào)，然后發(fā)出第二次的讀操作，而此時(shí)由于這個(gè)wait信號(hào)保持的時(shí)間還未結(jié)束，那么CPU誤以為是給它的wait信號(hào)了，所以接著往下走了。如此一來(lái)，軟件就大亂了。

　　這般推測(cè)后，特權(quán)同學(xué)適時(shí)的對(duì)這個(gè)wait信號(hào)的產(chǎn)生邏輯做了一些處理，同時(shí)也明確的對(duì)此處的時(shí)鐘進(jìn)行了約束，此后經(jīng)過(guò)恩天的驗(yàn)證果然不再有芯片在上電后無(wú)法運(yùn)行的情況了。

　　我們?cè)谂龅絾?wèn)題的時(shí)候，最主要的是要了解全面的分析方法，在FPGA設(shè)計(jì)方面，這些分析方法尤其重要。特權(quán)同學(xué)認(rèn)為，在FPGA開(kāi)發(fā)過(guò)程中，不遇到問(wèn)題是不可能的，時(shí)序問(wèn)題的分析定位往往也是難上加難。很

　　多時(shí)候在調(diào)試后期，特別是板級(jí)調(diào)試階段，一個(gè)bug的出現(xiàn)，可能涉及FPGA內(nèi)部的邏輯功能性錯(cuò)誤或時(shí)序錯(cuò)誤，也可能涉及到FPGA的硬件板級(jí)電路，如供電電路、外部芯片等的錯(cuò)誤，這些錯(cuò)綜復(fù)雜的情況往往讓調(diào)試者暈頭轉(zhuǎn)向。

　　而在應(yīng)對(duì)這些問(wèn)題時(shí)，以筆者的經(jīng)驗(yàn)，首先要定位好問(wèn)題所在，就要采取排除法，獨(dú)立各個(gè)模塊，先縮小問(wèn)題的范圍。接著有針對(duì)性的進(jìn)行具體問(wèn)題的排查，直到找著問(wèn)題的根本原因。當(dāng)然了，有時(shí)候某些問(wèn)題可能不是單一故障引發(fā)的，或許有多種因素，這時(shí)候就要多從理論進(jìn)行分析，多做試驗(yàn)進(jìn)一步排查了?？傊@是一項(xiàng)很鍛煉人的工作，很多工作也是建立在過(guò)往經(jīng)驗(yàn)的基礎(chǔ)上進(jìn)行的。

　　所以，作為一個(gè)工程師，筆者非常推崇大家從一開(kāi)始就養(yǎng)成較真的習(xí)慣，遇到問(wèn)題就一定要弄明白，并且將所遇到的問(wèn)題落實(shí)到筆頭，以報(bào)告的形式記錄下來(lái)，當(dāng)然不只是拿這樣的報(bào)告去邀功請(qǐng)賞而已，更多的是借助報(bào)告撰寫(xiě)的過(guò)程提高自身的知識(shí)儲(chǔ)備，畢竟每一個(gè)論點(diǎn)和論據(jù)的支撐都需要涉及大量的理論知識(shí)。

　　到現(xiàn)在，現(xiàn)在大家對(duì)特權(quán)同學(xué)的這種FPGA思維和經(jīng)驗(yàn)很敬仰吧。但誰(shuí)也不是一蹴而就的，下面我們就讓特權(quán)同學(xué)這個(gè)先行者給我們這些后來(lái)者分享相關(guān)經(jīng)驗(yàn)。

　　他認(rèn)為電子技術(shù)的發(fā)展日新月異，若想成為一個(gè)稱(chēng)職的FPGA工程師，保持一顆謙卑的心態(tài)非常重要。

　　筆者記憶中對(duì)一位小學(xué)老師的畢業(yè)留言印象深刻，那便是“學(xué)習(xí)學(xué)習(xí)再學(xué)習(xí)”這句讓人終身受用的良言。筆者在電子發(fā)燒友的FPGA在線(xiàn)講座中曾引述過(guò)一位業(yè)內(nèi)前輩對(duì)FPGA發(fā)展的三個(gè)階段劃分，即入門(mén)階段、進(jìn)階階段和從業(yè)階段。每個(gè)階段都是一個(gè)學(xué)習(xí)的過(guò)程，甚至在從業(yè)階段更是如此，面對(duì)紛繁復(fù)雜的設(shè)計(jì)和調(diào)試局面，如果沒(méi)有很強(qiáng)的再學(xué)習(xí)欲望和能力，有時(shí)真的很難招架應(yīng)對(duì)。

　　在入門(mén)階段和進(jìn)階階段，掌握了FPGA設(shè)計(jì)的各種基本技能，在工程實(shí)踐中便應(yīng)該盡可能的遵循規(guī)范的開(kāi)發(fā)流程，不要投機(jī)取巧甚至“偷工減料”，只有嚴(yán)謹(jǐn)認(rèn)真的面對(duì)每一個(gè)設(shè)計(jì)項(xiàng)目，才可能高效、出色的完成任務(wù)。而這種嚴(yán)謹(jǐn)認(rèn)真的態(tài)度，從一開(kāi)始就應(yīng)該養(yǎng)成。俗話(huà)說(shuō)“習(xí)慣決定性格，性格決定命運(yùn)”，筆者想說(shuō)的其實(shí)也是這樣一個(gè)淺顯的道理。

　　不知道大家對(duì)這期的技術(shù)文章了解如何，作為小編的我，可從吳老師身上學(xué)到了很多。希望能夠給電子工程師提供設(shè)計(jì)參考價(jià)值。