在今年11月中旬舉辦的“2016年超算大會上”，FPGA大廠Xilinx發(fā)布了可重配置加速棧（ReconfigurableAcceleration Stack）。配合可重構(gòu)的FPGA，這個架構(gòu)能解決可重構(gòu)計算中的編程困難問題，并加速可重構(gòu)計算生態(tài)的建設(shè)。

日前，Amazon云服務(wù)AWS更是基于Xilinx高端Ultrascale+ FPGA推出了使用在云端的FPGA解決方案。眾多巨頭的參與，讓誕生幾十年的可重構(gòu)計算再度成為業(yè)界關(guān)注的焦點。但是你真的懂得可重構(gòu)計算嗎？

可重構(gòu)計算的起源

自從計算機誕生以來，科學家們就意識到計算機架構(gòu)對于其處理能力有著至關(guān)重要的影響。事實上，從來不存在一種對所有運算任務(wù)都是最優(yōu)解的計算機架構(gòu)。這是因為計算機的運算單元由芯片構(gòu)成，而在芯片的面積固定的情況下計算機架構(gòu)就決定了如何分配芯片的資源。

舉例來說，機器學習應(yīng)用（尤其是CNN）會比較注重并行運算，因此最適合的架構(gòu)是能處理并行運算的多核架構(gòu)，而每個核的運算能力并不需要特別強。另一方面，在一些科學及工業(yè)運算上，計算是無法并行執(zhí)行的，于是最適合的架構(gòu)是單核架構(gòu)并把這個核做到非常強。

根據(jù)數(shù)據(jù)和指令的執(zhí)行方式，60年代著名的計算機科學家Flynn提出了架構(gòu)的分類方法，一共有單指令流單數(shù)據(jù)流（SISD），單指令流多數(shù)據(jù)流（SIMD），多指令流單數(shù)據(jù)流（MISD）以及多指令流多數(shù)據(jù)流（MIMD）四種。

?

正是由于對于不同的任務(wù)有最合適的架構(gòu)，計算機科學家們開始構(gòu)思如何使用一種靈活的架構(gòu)解決這個問題?？芍貥?gòu)運算（reconfigurable computing）從上世紀60年代由Gerald Estrin提出，到現(xiàn)在已經(jīng)經(jīng)歷了半個世紀。

在Estrin最初的設(shè)想中，可重構(gòu)運算包括一個作為中央控制單元的標準CPU，以及眾多可重構(gòu)的運算單元，這些可重構(gòu)運算單元由中央CPU控制，在執(zhí)行相應(yīng)任務(wù)（如圖像處理，模式識別，科學運算等等）時配置成對應(yīng)的最優(yōu)架構(gòu)（即硬件編程）。

在理論上這個構(gòu)想非常成功：2001年，Reiner Hartenstein的論文中提到，即使可重構(gòu)運算使用的運算單元（FPGA）時鐘頻率遠低于當時的CPU，但是可重構(gòu)計算的綜合運算能力卻可以超越CPU數(shù)倍，而功耗也遠小于CPU。

?

可重構(gòu)計算的例子（使用FPGA作為可重構(gòu)計算單元）

然而，可重構(gòu)運算在當時并沒有普及。從可重構(gòu)運算提出直到二十一世紀初的40年正是摩爾定律的黃金時期，工藝一年半就更新一次，因此架構(gòu)上更新帶來的性能增強可能還不如工藝更新來得強。

當時最流行的就是靠摩爾定律狂飆突進來實現(xiàn)處理器運算能力的進化，因此與舊架構(gòu)相差很大的可重構(gòu)運算并未得到重視：花五年時間研發(fā)的可重構(gòu)計算芯片很可能性能還不及依靠摩爾定律提升性能的傳統(tǒng)架構(gòu)CPU。

同時，由摩爾定律帶來的CPU性能增長完全可以滿足當時運算的需求。因此當時可重構(gòu)運算還只是停留在學術(shù)圈子里的精致理論，業(yè)界推廣的動力并不大。

另一個可重構(gòu)運算普及的障礙是使用難度。傳統(tǒng)CPU上編程使用抽象的高級語言（如C++，Java等等）描述，已經(jīng)有成熟的體系。然而可重構(gòu)計算需要的硬件編程通常使用硬件描述語言（Verilog，VHDL等等），對于程序員來說需要大量的時間才能掌握。

這樣的話可重構(gòu)計算的生態(tài)就無法發(fā)展：門檻高意味著做的人少，做的人少意味著知名度低，相關(guān)項目數(shù)量少，這又導致了無法吸引到開發(fā)者參與項目。

異構(gòu)計算與可重構(gòu)計算

在今天，摩爾定律遇到了瓶頸，因此可重構(gòu)計算普及的第一個障礙正在慢慢消失。摩爾定律的瓶頸第一來自于經(jīng)濟學，第二來自于物理定律。從經(jīng)濟學的角度，本來摩爾定律的目標就是通過工藝制程進步縮小特征尺寸讓相同功能的芯片需要的晶圓面積更小。工藝制程進步所需的研發(fā)成本和mask制作的NRE成本上升，而每塊芯片的制造成本下降

。在之前的幾十年里，工藝制程研發(fā)成本和mask制作的NRE成本上升平攤到每塊芯片中不會抵消太多芯片制造成本的下降，從而使用新工藝的芯片的總成本相對于舊工藝會下降。然而，在最新的工藝中，由于新工藝的mask NRE成本非常高，生產(chǎn)的芯片必須出貨量非常大才能保證攤薄NRE成本上升，這對于很多芯片設(shè)計公司來說風險很大。因此經(jīng)濟學角度對于摩爾定律的驅(qū)動力大大下降了。