SemiWiki的Eric Esteve剛剛發(fā)表一篇博客，標題為 “再見，DDRn協(xié)議”。博客中Esteve承認這份博客將引起轟動，且聲稱 “ 今后數(shù)年主流機器極有可能都將使用DDR4。 ”英特爾于3月19日發(fā)布的近期公告也宣布?“今后開發(fā)的處理器都將支持DDR4 SDRAM”。相較于僅僅“宣布支持”未來產(chǎn)品， Xilinx 已經(jīng)在展示其全新Kintex UltraScale All Programmable器件的上的DDR4支持。(請參閱 “Ready for DDR4-2400? Need the bandwidth? Need the lower power consumption? Watch this 8-minute video...”)

Esteve進一步證實了DDR4 SDRAM今后數(shù)年將占據(jù)牢固地位。他寫道：“我們可以想見今后兩年DDR4將應(yīng)用于企業(yè)級市場，隨后將應(yīng)用于桌面電腦領(lǐng)域，DDR4內(nèi)存價格將相當于或低于DDR3內(nèi)存價格水平。 ”如果預見成真，DDR4 SDRAM將進入嵌入式系統(tǒng)，原因是屆時DDR4 SDRAM不僅可提供最高性能，而且每比特的成本也將是最低的。

然而，Esteve指出 “DDRn系列中的'4'肯定是最新款……”，[（原文如此） ，我覺得Esteve所指的是在博客中所指的一款。 ]

Esteve發(fā)布了過去二十年來DDR標準的演進以及最大數(shù)據(jù)速率：

?

哪些產(chǎn)品將會取代DDR？Esteve也對此有所提出：“最有希望的是基于高速串行 SerDes的產(chǎn)品，采取時鐘恢復可簡化SoC和板級實現(xiàn)。 ”這類內(nèi)存樣品已經(jīng)出現(xiàn)，被稱作混合內(nèi)存立方體（Hybrid Memory Cube?，HMC)，該項目由Hybrid Memory Cube Consortium贊助實施。Xilinx、Micron和Open Silicon是該組織的創(chuàng)辦發(fā)起人。

HMC在DRAM和主機處理器或SoC之間加入高速邏輯層。邏輯層管理DRAM，使得內(nèi)存通過四個高速串行鏈路在系統(tǒng)中運行，每個高速串行鏈路需要16個高速串行收發(fā)器（ 完全連接后共有64收發(fā)器）。Xilinx Virtex-7 FPGA 上的SerDes端口完全支持HMC 10Gbps和12.5Gbps收發(fā)器速率。每個設(shè)備設(shè)置多達96個 GTH收發(fā)器，便于Xilinx 7 系列FPGA輕松使用HMC設(shè)備的高帶寬。Xilinx UltraScale FPGA中的GTH收發(fā)器技術(shù)利用64個收發(fā)器將HMC接口帶寬擴展至15Gbps。Micron的首個160 GB/s內(nèi)存帶寬的商業(yè)2Gbyte HMC現(xiàn)已發(fā)樣。

（注： HMC于今年2月向其應(yīng)用成員，包括Xilinx，發(fā)布了第二代（Gen2）規(guī)格的初稿，支持雙倍速率。在發(fā)布會上，Xilinx產(chǎn)品組合與解決方案銷售副總裁Hugh Durdan指出，“目前正出貨的UltraScale器件在設(shè)計上支持該規(guī)格，針對高帶寬應(yīng)用可以降低風險，并加速上市進程。”

同樣， MoSys Bandwidth Engine 2屬于一種器件，即在使用多個高速串行通道的系統(tǒng)添加快速訪問內(nèi)存來實現(xiàn)總傳輸速率達到250Gbps(請參見 “MoSys Bandwidth Engine 2 adds “Go Juice” to Kintex UltraScale FPGA via multiple 15.625Gbps lanes at ....”)

并未出現(xiàn)任何跡象表明全新DDR4內(nèi)存接口處在隨時消失的危機中。Eric Esteve指出，DDR4 SDRAM仍將盛行數(shù)年，短期和中期內(nèi)仍將擴大其應(yīng)用范圍。

新的存儲器接口一定會出現(xiàn)。得益于Xilinx 7系列與UltraScale器件All Programmable的特點（I/O的靈活與可編程，以及可以將任何必要的內(nèi)存控制器實例化到器件的可編程邏輯架構(gòu)中的能力），讓任何新的內(nèi)存都可快速應(yīng)用于系統(tǒng)之中。

另外需要告訴大家的是，Xilinx擁有 Memory Interface Generator (MIG) 工具?，可以自動地為多個通用內(nèi)存接口以及那些混合接口設(shè)計（比如您不得不在一個器件上控制多種內(nèi)存）生成控制器與PHY。以下為解釋MIG工具的短視頻：