在自動控制與檢測系統(tǒng)中，經(jīng)常涉及到模擬信號的采集與處理，一般的做法是使用單片機和其他芯片將系統(tǒng)資源擴展進而實現(xiàn)期望的功能，但是這種做法會使得外部電路規(guī)模和系統(tǒng)成本顯著增加，從而導(dǎo)致系統(tǒng)設(shè)計的復(fù)雜性，一般很難達到較高的采樣速度。設(shè)計基于FPGA的高速采樣控制系統(tǒng)，靈活方便，可以很大程度提高系統(tǒng)的整體性能。

　　1、系統(tǒng)構(gòu)成及工作原理

　　本文所設(shè)計的數(shù)據(jù)采集控制系統(tǒng)結(jié)構(gòu)與工作原理如圖1所示。該系統(tǒng)由FPGA采樣控制模塊構(gòu)成系統(tǒng)的核心電路，該模塊主要由控制器（Controller）、內(nèi)嵌雙口RAM（Adram）、地址計數(shù)器（Addrcnt）等三部分構(gòu)成。系統(tǒng)工作原理如下：控制器（Controller）作用是對AD574A進行控制和對Adram執(zhí)行寫入操作。地址計數(shù)器（Addrcnt）作用分兩種情況：（1）當(dāng)計數(shù)器的清零端Cntclr為高電平時，其輸出為0;（2）當(dāng)時鐘Clkclr的上升沿到來時，其開始計數(shù)，并提供存儲地址保存采集數(shù)據(jù)。內(nèi)嵌雙口RAM（Adram）的作用是在FPGA內(nèi)部實現(xiàn)的RAM，存儲采集數(shù)據(jù)，與此同時外部設(shè)備（比如DSP、單片機等）可以讀入其數(shù)據(jù)，以做進一步處理。在wren處于高電平時，采集數(shù)據(jù)就可以根據(jù)輸入地址保存在相應(yīng)的存儲單元之中。

　　2、設(shè)計控制器（Controller）模塊

　　2.1、AD574A主要特點和工作時序圖

　　作為一種帶有三態(tài)緩沖器的快速12位逐次比較式A/D轉(zhuǎn)換芯片，AD574A可以直接與8位或16位微處理器相連，而不需要附加邏輯接口電路。其片內(nèi)有時鐘脈沖源和基準(zhǔn)電壓源，也無需外接時鐘和參考電壓等電路就可以正常工作。AD574A的轉(zhuǎn)換時間為25μs，線性誤差在±1/2LSB內(nèi)。芯片內(nèi)含有逐次STS逼近式寄存器SAR、DAC轉(zhuǎn)換電路、控制邏輯、比較器及三態(tài)緩沖器等。采用單通道單極性或雙極性電壓輸入和28腳雙立直插式封裝。AD574A由12位A/D轉(zhuǎn)換器、控制邏輯、三態(tài)輸出鎖存緩沖器、10V基準(zhǔn)電壓源四部分構(gòu)成，芯片具有兩種工作模式：單一工作模式和全速工作模式（圖1）。

　　圖1 ?數(shù)據(jù)采集控制系統(tǒng)的原理結(jié)構(gòu)

　　AD574A的封裝形式雙列直插式，共有28個引腳（圖2），其中，CS為片選信號，低電平有效;CE為芯片允許信號，高電平有效;只有CS和CE同時有效，AD574A才能工作。R/C為讀出或轉(zhuǎn)換控制信號，用于控制ADC574A是轉(zhuǎn)換還是讀出。當(dāng)為低電平時，啟動A/D轉(zhuǎn)換;當(dāng)為高電平時，將轉(zhuǎn)換結(jié)果讀出。12/8為數(shù)據(jù)輸出方式控制信號，當(dāng)為高電平時，輸出數(shù)據(jù)為12位;當(dāng)為低電平時，數(shù)據(jù)是作為2個8位字輸出。A0轉(zhuǎn)換位數(shù)控制信號，當(dāng)為高電平時，進行8位轉(zhuǎn)換，為低電平時進行12位轉(zhuǎn)換。其操作功能見表1，相應(yīng)的工作時序圖見圖3。

　　圖2 ?引腳圖

　　圖3 工作時序圖

　　表1不同引腳狀態(tài)組合實現(xiàn)的AD574A操作功能表