2月12日，自適應(yīng)和智能計算的全球領(lǐng)導(dǎo)企業(yè)賽靈思公司（Xilinx）宣布已將完整的HDMI 2.1 IP子系統(tǒng)引入其知識產(chǎn)權(quán)核（IP核）產(chǎn)品組合中，使得各種搭載賽靈思器件的專業(yè)音視頻設(shè)備能夠發(fā)送
2019-02-13 10:49:01
3627 大家好，歡迎Vivado的一個快速演示，它是xilinx新的設(shè)計套件，應(yīng)用到7系列和以上的系列器件。
2012-04-25 08:55:553049 雙擊桌面圖標(biāo)打開Vivado 2017.2，或者選擇開始>所有程序>Xilinx Design Tools> Vivado 2017.2>Vivado 2017.2；
2023-07-30 09:39:111405 
Xilinx的FIR IP核屬于收費(fèi)IP，但是不需要像 Quartus那樣通過修改license文件來破解。如果是個人學(xué)習(xí)，現(xiàn)在網(wǎng)絡(luò)上流傳的license破解文件在破解Vivado的同時也破解
2025-03-01 14:44:192709 
嗨，我正在使用Vivado 13.2在Zynq 7000上實現(xiàn)嵌入式設(shè)計。這是我的設(shè)計流程1）創(chuàng)建了一個新項目my_ip，其中包含1個ngc文件和2個從Xilinx Fifo Generator生成
2020-04-15 10:22:15
我嘗試使用Vivado 2016.2實現(xiàn)與2015.3相同的設(shè)計（https://github.com/Elphel/x393），2016年使用更多資源并且無法計時。我嘗試了干凈啟動（新項目，只是
2018-10-29 14:15:05
在模擬模型方面，Vivado提供的IP似乎有一些根本性的變化。在將工作設(shè)計從ISE 14.4轉(zhuǎn)換為Vivado 2013.2之后，然后按照建議的方式升級大部分Xilinx IP，例如基本乘法器，除法
2019-02-26 10:42:23
Vivado中xilinx_courdic IP核(求exp指數(shù)函數(shù))使用
2021-03-03 07:35:03
在vivado生成ip核后缺少一大片文件，之前是可以用的，中途卸載過Modelsim，用vivado打開過ISE工程，因為工程中很多IP核不能用所以在重新生成過程中發(fā)現(xiàn)了這個問題，還請大神告知是怎么回事？
2023-04-24 23:42:21
你好，我們在2016年3月購買了Xilinx-Vivado / Ise的完整版本。我的同事將我添加為“管理員”，因此我也可以創(chuàng)建許可證。但它沒有顯示在我的xilinx帳戶中，因此我無法生成許可證。我
2018-12-21 11:00:57
的新一代開發(fā)環(huán)境，致力于解決系統(tǒng)級集成和實現(xiàn)的生產(chǎn)力瓶頸。 Vivado Design Suite 在總體生產(chǎn)力、易用性和系統(tǒng)級集成能力方面領(lǐng)先一代。加速實現(xiàn)設(shè)計實現(xiàn)時間縮短 4 倍設(shè)計密度提升 20%高達(dá)
2014-12-23 13:11:08
菜鳥求指教，最近在用vivado 2015.3 做個小項目，遇到問題：代碼綜合后會報錯：'get_property' expects at least one object.錯誤地址在IP的 clocks.xdc文件中。
2016-08-31 10:42:56
,int b);最后經(jīng)過編譯可以生成VHDL等硬件描述文件與IP核文件.我想調(diào)用自己寫的IP核(add函數(shù))我在vivado 中添加了自定義IP核與PS(處理系統(tǒng))我知道網(wǎng)上說用AXI Steam？ 來連接
2016-01-28 18:40:28
,int b);最后經(jīng)過編譯可以生成VHDL等硬件描述文件與IP核文件.我想調(diào)用自己寫的IP核(add函數(shù))我在vivado 中添加了自定義IP核與PS(處理系統(tǒng))我知道網(wǎng)上說用AXI Steam？ 來連接
2016-01-28 18:39:13
哪位大神能夠分享一下關(guān)于xilinx vivado 2013.4 的教程啊，小弟感激不敬！??！
2014-03-26 21:38:02
：www.xilinx.com/products/intellectual-property/temac-evaluation.html在該頁面的大約一半處，在其中顯示完整系統(tǒng)硬件評估的位置，我點(diǎn)擊“處理器IP評估
2020-04-21 08:40:43
請問怎樣將混合信號電壓基準(zhǔn)提升至更高的電平？
2021-04-13 06:06:23
您好，我想下載Xilinx Vivado 2017.1但是，每次我收到以下錯誤：“由于您的帳戶導(dǎo)出合規(guī)性驗證失敗，我們無法滿足您的要求?！闭l能幫我？提前致謝以上來自于谷歌翻譯以下為原文Hello
2018-12-27 10:41:52
早安Xilinx Communitry，我有一個關(guān)于VIVADO IP中心設(shè)計流程的問題。設(shè)計針對Xilinx fpga的數(shù)字邏輯不僅僅有一種方法。您可以使用HLS和HDL進(jìn)行設(shè)計。您可以使用純
2019-03-29 09:14:55
你好，我正在嘗試使用Xilinx IP內(nèi)核進(jìn)行簡單的hdmi passthrough。我正在將TMDS直接饋送到FPGA。我不確定tdms線和時鐘應(yīng)該去哪里。這是我到目前為止所得到的。使用以
2020-08-11 10:33:03
請問一下Xilinx公司發(fā)布的vivado具體的作用是什么，剛剛接觸到，以前一直用quartus ii，沒有使用過ise，后來今天聽說了vivado，不知道是做什么用的，希望大家都能參與討論中，謝謝。
2015-04-15 16:51:00
，但現(xiàn)在有了Vivado，我沒有看到這樣的應(yīng)用程序我希望Xilinx不要像許多其他應(yīng)用程序那樣放棄這個應(yīng)用程序以上來自于谷歌翻譯以下為原文Hello everyone Can I Install
2018-12-27 10:57:02
的Windows 10更新。現(xiàn)在甚至沒有完全控制將允許我在我的用戶上使用Vivado。但是它仍然適用于我的管理員。當(dāng)我查找位于C：\ Xilinx \ Vivado \ 2015.3 \ bin
2019-01-02 14:41:39
HI， 我正在嘗試使用浮點(diǎn)IP在Zedboard上生成一個系統(tǒng)（SoC）（使用VIVADO 2016.4）。由于這個IP具有分層接口，我使用AXI DMA將此ip添加到AXI系統(tǒng)總線。但現(xiàn)在我的問題是如何使用Xilinx SDK檢查此IP？ （表示如何向IP發(fā)送輸入以及如何檢查輸出）。謝謝
2020-05-26 14:04:10
我試圖在Vivado 2015.3中運(yùn)行Zynq基礎(chǔ)TRD 2015.2。我無法看到程序框圖的詳細(xì)信息（如附件中所示）。它顯示為IP。有沒有辦法查看內(nèi)容？
2020-04-28 08:47:59
前 言本文主要介紹HLS案例的使用說明，適用開發(fā)環(huán)境：Windows 7/10 64bit、Xilinx Vivado 2017.4、Xilinx Vivado HLS 2017.4、Xilinx
2021-11-11 09:38:32
您好，我正在為Vivado 2015.3課程做一個項目。該項目是邊界掃描測試。我編寫了所有VHDL代碼并嘗試實現(xiàn)。但是，實施還沒有發(fā)生。我一直得到錯誤：[Synth 8-4169]使用條款中的錯誤
2019-04-15 12:38:48
你好我正在嘗試在vivado HLS中創(chuàng)建一個IP，然后在vivado中使用它每次我運(yùn)行Export RTL我收到了這個警告警告：[Common 17-204]您的XILINX環(huán)境變量未定義。您將
2020-04-03 08:48:23
嗨，我試圖下載Vivado 2015.3完整安裝程序所有操作系統(tǒng)版本，但我收到以下錯誤。錯誤由于技術(shù)問題，我們無法滿足您的要求。請稍后再試。請不要單擊后退按鈕。如果您反復(fù)收到此錯誤，請稍后再試，并發(fā)
2019-04-16 15:17:58
組件，這樣我就不必浪費(fèi)時間了？過度查看可能導(dǎo)致調(diào)試時間大幅下降的事情的可能性很大。我正在使用Xilinx Vivado。我目前的設(shè)計是在2015.3（部分已經(jīng)在2015年4），我想遷移到2016.2
2018-12-19 11:07:18
使用active_hdl 12.0 仿真xilinx IP。按照文檔，在vivado中編譯好了用于active_hdl 12.0的IP庫，并在active_hdl軟件中完成添加。同時將vivado
2022-09-25 22:46:59
dear all:求教 Vivado 問題！vivado 2015.3generate bitstream 后報錯：[DRC 23-20] Rule violation (REQP-38
2016-09-23 11:36:04
我已獲得Xilinx HDMI IP內(nèi)核的評估許可證，并已將其加載到許可證管理器中。我的IP經(jīng)理似乎缺少實際的IP本身。我已經(jīng)檢查了計算機(jī)上的Xilinx文件夾，但找不到任何文件。我找到了名為
2019-01-02 15:02:41
ISE指出）。由于Xilinx已將設(shè)計師推向PlanAhead和Vivado，因此設(shè)計方向似乎朝著更高層次的方向發(fā)展，從設(shè)計師那里去除了設(shè)計控制的某些方面。圖形架構(gòu)，C到VHDL HLS，以及
2019-07-29 07:54:51
我正在嘗試在VC707上構(gòu)建和測試AXI以太網(wǎng)子系統(tǒng)。但是write_bitstream錯誤輸出時出現(xiàn)以下錯誤：[Common 17-69]命令失?。捍嗽O(shè)計包含一個或多個不允許生成比特流的單元
2020-08-21 11:07:27
嗨，我面臨與Vivado 2015.3類似的問題。我在linux中有我的設(shè)計，想要調(diào)試一些東西。所以我做了以下配置。1.我在windows機(jī)器上下載并安裝了vivado_lab_2015.3。2.
2020-04-26 12:34:20
大家好，我正在嘗試使用Vivado IP集成塊設(shè)計開發(fā)設(shè)計。我使用了Xilinx Repository中的幾個IP塊以及我自己的一些簡單塊。我只使用了塊設(shè)計，并沒有自己做任何放置。我也沒有添加約束
2018-10-30 11:10:33
IP多媒體子系統(tǒng)-媒體網(wǎng)關(guān)功能有哪些?
IP多媒體子系統(tǒng)-媒體網(wǎng)關(guān)功能（IMS-MGF）
IMS-MGF終結(jié)來自電路交換網(wǎng)的
2010-04-07 16:24:10943 賽靈思公司 （Xilinx, Inc. (NASDAQ:XLNX) ）今天公開發(fā)布以 IP及系統(tǒng)為中心的新一代顛覆性設(shè)計環(huán)境 Vivado 設(shè)計套件
2012-04-25 08:51:151519 中國北京- All Programmable 技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司（Xilinx， Inc. （NASDAQ:XLNX））今天發(fā)布Vivado Design Suite2013.3版本
2013-10-29 10:29:49991 Xilinx發(fā)布Vivado Design Suite 2013.3版本，新增最新UltraFast設(shè)計方法及新一代即插即用IP和部分重配置功能，豐富設(shè)計流程，實現(xiàn)前所未有的IP易用性， 進(jìn)一步提高設(shè)計生產(chǎn)力
2013-12-24 17:51:231635 2015年5月5日，中國北京 - All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司（Xilinx， Inc. （NASDAQ:XLNX））今天宣布推出可加速系統(tǒng)驗證的Vivado?設(shè)計套件2015.1版。該版本具備多項可加速全可編程FPGA和SoC開發(fā)及部署的主要先進(jìn)功能。
2015-05-05 17:12:011426 testbench來驗證設(shè)計。 Integrate帶有Xilinx IP Block的 HLS IP 這里展示了在IP Integrator中，如何將兩個HLS IP blocks跟Xilinx IP FFT結(jié)合在一起 ，并且在Vivado中驗證設(shè)計。
2017-02-07 17:59:294760 
，為IP子系統(tǒng)設(shè)計定義個名字 在IP子系統(tǒng)中，在中間的Diagram中選擇Add IP 在搜索頁，輸入zynq找到ZYNQ7 Processing System IP 在Diagram頁，點(diǎn)擊Run Block Automation,然后Run Block Automati
2017-02-07 20:42:29956 
本文基于xilinx 的IP核設(shè)計，源于音頻下采樣這一需求。 創(chuàng)建vivado工程 1. 首先打開vivado，創(chuàng)建一個新的project（勾選create project subdirectory
2017-02-08 02:25:095883 
Xilinx采用先進(jìn)的 EDA 技術(shù)和方法，提供了全新的工具套件Vivado，面向未來“All-Programmable”器件。Vivado開發(fā)套件提供全新構(gòu)建的SoC 增強(qiáng)型、以IP和系統(tǒng)為中心
2017-02-08 04:10:11881 及 Xilinx 技術(shù)專家共聚一堂。 在這為期一天的活動中，您可以學(xué)習(xí)各種有關(guān) Vivado 的高級功能、使用技巧及設(shè)計竅門，以提升您的 FPGA/SoC 設(shè)計生產(chǎn)力： 主題演講將涵蓋行業(yè)趨勢和 Xilinx
2017-02-08 06:04:03332 IP核（IP Core） Vivado中有很多IP核可以直接使用，例如數(shù)學(xué)運(yùn)算（乘法器、除法器、浮點(diǎn)運(yùn)算器等）、信號處理（FFT、DFT、DDS等）。IP核類似編程中的函數(shù)庫（例如C語言
2017-02-08 13:08:113085 
HLx 版本均包括帶有 C/C++ 庫的 Vivado 高層次綜合 (HLS)、Vivado IP 集成器 (IPI)、LogicCORE? IP 子系統(tǒng)以及完整的 Vivado 實現(xiàn)工具套件，使主流用戶能夠方便地采用生產(chǎn)力最高、最
2017-02-08 19:35:06952 賽靈思(Xilinx)近期宣布推出高階設(shè)計工具2015.3版DSP系統(tǒng)產(chǎn)生器(System Generator)，可讓系統(tǒng)工程師運(yùn)用Xilinx All Programmable組件設(shè)計高效能DSP系統(tǒng)。
2019-10-06 18:00:00575 ? 無縫集成在其設(shè)計中的工作。該 ?IP? 集成工具支持針對所有 ?Xilinx? 器件提供，其中包括最新 ?UltraScale? 器件系列，可充分滿足 ?Vivado? 設(shè)計套件工具 ?2014.4? 以及更高版本的要求。 了解更多 ??
2017-02-09 08:12:36466 
FPGA參考設(shè)計提供電源管理方案。X-Fest 2014展會期間，系統(tǒng)設(shè)計人員可通過Xilinx Kintex UltraScale FPGA KCU105評估板對Maxim方案進(jìn)行評估。
2017-02-10 16:42:191392 Xilinx的Vivado采用原理圖的設(shè)計方式，比較直觀適合大型項目，我們自己的code都需要封裝成user IP。這里主要介紹怎么把多個關(guān)聯(lián)管腳合并成類似bus的大端口。
2017-09-15 16:54:34
42 在Vivado下，有兩種方式管理IP。一種是創(chuàng)建FPGA工程之后，在當(dāng)前工程中選中IP Catalog，生成所需IP，這時相應(yīng)的IP會被自動添加到當(dāng)前工程中；另一種是利用Manage IP，創(chuàng)建獨(dú)立
2017-11-18 04:22:586145 在給別人用自己的工程時可以封裝IP，Vivado用封裝IP的工具，可以得到像xilinx的ip一樣的可以配置參數(shù)的IP核，但是用其他工程調(diào)用后發(fā)現(xiàn)還是能看到源文件，如何將工程源文件加密，暫時沒有找到方法，如果知道還請賜教。
2018-06-26 11:33:008932 面向未來十年All Programmable，一個以IP及系統(tǒng)為中心的工具套件，把可編程系統(tǒng)的集成度和實現(xiàn)速度提升至原來的4倍。賽靈思公司(Xilinx)2012年4月25日美國發(fā)布會現(xiàn)場及答記者問
2018-06-05 13:45:004564 大家好，又到了每日學(xué)習(xí)的時間了，今天咱們來聊一聊vivado 調(diào)用IP核。 首先咱們來了解一下vivado的IP核，IP核（IP Core）：Vivado中有很多IP核可以直接使用，例如
2018-05-28 11:42:1438569 本篇記錄了本人解決xilinx下載器驅(qū)動安裝問題(裝驅(qū)動提示錯誤如下圖)。主要過程就是更新到win10，再重裝驅(qū)動即可，最后測試在Vivado2015.3中可以成功下載調(diào)試。 電腦環(huán)境 操作系統(tǒng)
2018-08-07 13:47:426209 了解Vivado實現(xiàn)中2015.3中的新增量編譯功能，包括更好地處理物理優(yōu)化和自動增量編譯流程。
2018-11-20 06:55:003007 了解Vivado實現(xiàn)中2015.3中的新增量編譯功能，包括更好地處理物理優(yōu)化和自動增量編譯流程。
2018-11-20 06:56:003315 此視頻概述了Vivado Design Suite中的IP加密。
它涵蓋了IP加密工具流程，如何準(zhǔn)備加密IP以及如何在Vivado中運(yùn)行加密工具。
2018-11-20 06:34:007426 了解Vivado中的Logic Debug功能，如何將邏輯調(diào)試IP添加到設(shè)計中，以及如何使用Vivado Logic Analyzer與邏輯調(diào)試IP進(jìn)行交互。
2018-11-30 06:22:003889 了解Vivado實現(xiàn)中2015.3中的新增量編譯功能，包括更好地處理物理優(yōu)化和自動增量編譯流程。
2018-11-29 06:32:004211 了解如何使用Xilinx的Vivado IP Integrator（IPI）快速輕松地組合將PCI Express連接到外部DDR存儲器的完整子系統(tǒng)。
該視頻將展示如何配置和連接所有Xilinx IP，包括AXI ......
2018-11-28 06:38:006013 
了解如何創(chuàng)建和使用Xilinx的UltraScale PCI Express解決方案。
使用Vivado IP目錄GUI創(chuàng)建和使用PCI Express IP內(nèi)核。
打開示例設(shè)計并在Vivado軟件中實現(xiàn)它。
2018-11-28 06:36:004208 
本視頻介紹了設(shè)置和測試Xilinx PCIe DMA子系統(tǒng)性能的過程。
2018-11-27 06:16:007035 了解如何使用Vivado設(shè)計套件的電路板感知功能快速配置和實施針對Xilinx評估板的設(shè)計。
2018-11-26 06:03:003838 了解Vivado實現(xiàn)中2015.3中的新增量編譯功能，包括更好地處理物理優(yōu)化和自動增量編譯流程。
2018-11-30 19:24:005024 賽靈思的新型LogiCOREIP子系統(tǒng)屬于高度可配置并根據(jù)市場量身定制的構(gòu)建模塊，其集成了多達(dá)80個不同的IP 核、軟件驅(qū)動程序、設(shè)計實例和測試平臺。
2019-07-31 09:05:582049 ? Xilinx公司的FPGA中有著很多的有用且對整個工程很有益處的IP核，比如數(shù)學(xué)類的IP核，數(shù)字信號處理使用的IP核，以及存儲類的IP核，本篇文章主要介紹BRAM ?IP核
2020-12-29 15:59:3913270 本文介紹如何一步一步將設(shè)計從SDSoC/Vivado HLS遷移到Vitis平臺。
2022-07-25 17:45:485316 
本文介紹如何一步一步將設(shè)計從SDSoC/Vivado HLS遷移到Vitis平臺。
2021-01-31 08:12:028 Vivado2017.2 中BRAM版本為 Block Memory Generator Specific Features 8.3。BRAM IP核包括有5種類型：Single-port RAM
2021-03-10 06:15:5619 Xilinx_Vivado_zynq7000入門筆記說明。
2021-04-08 11:48:0271 本次項目我們主要是為了講解DDS，所以我們使用了混頻這個小項目來講解。DDS自己手寫是比較簡單且靈活，但是Xilinx給我們提供了相應(yīng)的IP核，那么這次我們將直接講解使用IP來產(chǎn)生不同頻率的正弦波。
2021-04-27 16:00:057980 
基于VIVADO的PCIE IP的使用 項目簡述 上一篇內(nèi)容我們已經(jīng)對PCIE協(xié)議進(jìn)行了粗略的講解。那么不明白具體的PCIE協(xié)議，我們就不能在FPGA中使用PCIE來進(jìn)行高速數(shù)據(jù)傳輸了嗎？答案是否
2021-08-09 16:22:1015453 
ASIC設(shè)計服務(wù)暨IP研發(fā)銷售廠商智原科技（Faraday Technology Corporation，TWSE：3035）發(fā)表Soteria!?安全子系統(tǒng)。該解決方案針對SoC設(shè)計提供可靠的硬件
2022-06-01 09:14:223008 以Xilinx Vivado設(shè)計套件中提供的FFT IP為例，簡要說明如何進(jìn)行FFT IP配置和設(shè)計。
2022-07-22 10:21:273424 AMD-Xilinx 的 Vivado 開發(fā)工具具有很多方便FPGA開發(fā)功能，我最喜歡的功能之一是block design的設(shè)計流程。Vivado 中的block design是使用RTL IP形式
2023-02-10 14:50:571461 
AMD-Xilinx 的 Vivado 開發(fā)工具具有很多方便FPGA開發(fā)功能，我最喜歡的功能之一是block design的設(shè)計流程。Vivado 中的block design是使用RTL IP形式
2023-02-10 14:51:142840 
AMD-Xilinx 的 Vivado 開發(fā)工具具有很多方便FPGA開發(fā)功能，我最喜歡的功能之一是block design的設(shè)計流程。Vivado 中的block design是使用RTL IP形式
2023-02-10 14:51:191994 
在仿真Vivado IP核時分兩種情況，分為未使用SECURE IP核和使用了SECURE IP核。
2023-06-06 14:45:432875 
電子發(fā)燒友網(wǎng)站提供《為EBAZ4205創(chuàng)建Xilinx Vivado板文件.zip》資料免費(fèi)下載
2023-06-16 11:41:021 Xilinx平臺的Vivado HLS 和 Vitis HLS 使用的 export_ip 命令會無法導(dǎo)出 IP
2023-07-07 14:14:571929 
DDS（Direct Digital Frequency Synthesizer） 直接數(shù)字頻率合成器，本文主要介紹如何調(diào)用Xilinx的DDS IP核生成某一頻率的Sin和Cos信號。
2023-07-24 11:23:298502 
Vivado IP核提供了強(qiáng)大的FIFO生成器，可以通過圖形化配置快速生成FIFO IP核。
2023-08-07 15:36:287270 
Vivado是Xilinx公司2012年推出的新一代集成開發(fā)環(huán)境，它強(qiáng)調(diào)系統(tǒng)級的設(shè)計思想及以IP為核心的設(shè)計理念，突出IP核在數(shù)字系統(tǒng)設(shè)計中的作用。
2023-09-17 15:37:313220 
針對系統(tǒng)級封裝，如何通過協(xié)同設(shè)計提升ESD保護(hù)能力？ 協(xié)同設(shè)計是一種集成電路設(shè)計方法，通過在設(shè)計過程中將各功能模塊和子系統(tǒng)之間的協(xié)同關(guān)系考慮在內(nèi)，可以提升電子系統(tǒng)的整體性能和功效。在針對系統(tǒng)級封裝
2023-11-07 10:26:041180 Xilinx公司的FPGA中有著很多的有用且對整個工程很有益處的IP核，比如數(shù)學(xué)類的IP核，數(shù)字信號處理使用的IP核，以及存儲類的IP核，本篇文章主要介紹BRAM IP核的使用。 BRAM是FPGA
2023-12-05 15:05:023291
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評論