電子發(fā)燒友App
Northwest Logic?的?DMA?內(nèi)核現(xiàn)已支持?Vivado?設(shè)計套件中的?IP?集成器工具流。IP?集成器流可為客戶簡化將基于?AMBA? AXI4?接口的?IP?無縫集成在其設(shè)計中的工作。該?IP?集成工具支持針對所有?Xilinx?器件提供，其中包括最新?UltraScale?器件系列，可充分滿足?Vivado?設(shè)計套件工具?2014.4?以及更高版本的要求。了解更多??
Northwest Logic支持Xilinx IP集成器工具流
相關(guān)推薦
熱點推薦
Altera與Northwest開發(fā)用于高端FPGA的存儲器接口解決方案
電子發(fā)燒友網(wǎng)訊 ：Altera 公司與FPGA高性能知識產(chǎn)權(quán)（IP）內(nèi)核領(lǐng)先供應(yīng)商Northwest Logic2012年11月14號宣布，開始提供硬件成熟的1，600 Mbps低延時DRAM （RLDRAM） 3存儲器接口解決方案，可用于
2012-11-15 09:32:59
1184
1184Xilinx Ten Giga Sub System IP生成詳細(xì)步驟
IP核描述 10 Giga Ethernet Sub System , 參考文檔PG157： https://www.xilinx.com/support/documentation
2020-12-30 12:56:305312
5312
XILINX FPGA IP之Clocking Wizard詳解
鎖相環(huán)基本上是每一個fpga工程必不可少的模塊，之前文檔xilinx 7 系列FPGA時鐘資源對xilinx fpga的底層時鐘資源做過說明，但是對于fpga的應(yīng)用來說，使用Clocking Wizard IP時十分方便的。
2023-06-12 17:42:038964
8964
XILINX FPGA IP之MMCM PLL DRP時鐘動態(tài)重配詳解
上文XILINX FPGA IP之Clocking Wizard詳解說到時鐘IP的支持動態(tài)重配的，本節(jié)介紹通過DRP進(jìn)行MMCM PLL的重新配置。
2023-06-12 18:24:0316812
16812
利用FPGA設(shè)計工具減少設(shè)計周期時間和降低風(fēng)險
推出的FPGA設(shè)計工具集搭配Zynq UltraScale+ RFSoC會提供所有生產(chǎn)用的IP以及一些通用功能的IP庫，用戶在搭建自己設(shè)計時可以用到。這些IP集成模塊可以輕松的導(dǎo)入Xilinx Vivado設(shè)計工具，所有IP都支持AXI4協(xié)議并且可以無縫對接Xilinx提供的IP資源。
2019-02-13 10:53:594841
48412014.1 Windows 8.1 MIG IP生成器無法運行
在win8.1 pc上使用Vivado 2014.1，MIG IP生成器在啟動時收到Windows錯誤。相同的安裝文件已加載到win7 pc上，MIG IP生成器運行正常。在Win8.1機器上，我
2018-12-07 11:18:46
IP核生成文件：XilinxAltera
IP核生成文件：XilinxAlteraIP 核生成文件：（Xilinx/Altera同） IP 核生成器生成ip 后有兩個文件對我們比較有用，假設(shè)生成了一個 asyn_fifo 的核，則
2012-08-12 12:21:36
XILINX IP核移植
XILINX ISE 14.7，我想建立一個工程，里面要調(diào)用之前別人的包含SRAM IP核的模塊，需要使用.v和.ngc文件，可是不知道那個.ngc文件該怎么使用，是copy到自己工程目錄然后在工程里面添加進(jìn)去嗎？為什么加進(jìn)去后我的工程文件層次就亂了。。。
2015-04-18 14:21:49
XILINX FIFO IP核調(diào)用問題
下載到板子測試的時候，卻得不到輸出數(shù)據(jù)，求大神幫忙看看是否是代碼的問題呢？多謝啦library IEEE;use IEEE.STD_LOGIC_1164.ALL;use
2016-12-23 12:53:46
Xilinx ISE 10.1 Foundation是否支持Virtex-5
嗨，出于移植和維護(hù)的原因，我需要安裝Xilinx ISE 10.1 Foundation，完全支持所有FPGA，尤其是Virtex-5 XC5VFX70T。我有這個版本的有效許可證（即注冊ID）但我
2018-11-15 11:30:24
Xilinx Vivavo 14.4和Matlab 2015a如何將兩者集成到系統(tǒng)生成器
大家好，我擁有Xilinx Vivavo 14.4和Matlab 2015a，當(dāng)我試圖將兩者集成到系統(tǒng)生成器時，我得到的錯誤是“沒有matlab exixting的余地”我該怎么辦，請幫助我
2020-05-05 08:09:03
Xilinx有應(yīng)用筆記和系統(tǒng)生成器設(shè)計實例嗎？
嗨， 我正在尋找一個數(shù)字多相上變頻器。 我在Altera的應(yīng)用筆記和設(shè)計實例中找到了一些。 只是想知道Xilinx有沒有任何應(yīng)用筆記和系統(tǒng)生成器設(shè)計實例？謝謝，將以上來自于谷歌翻譯以下為原文Hi,I
2019-01-30 10:08:42
Xilinx核心生成器生成的AsynFifo遇到問題怎么解決
我在Xilinx核心生成器（vivado 2016.2）生成的AsynFifo（獨立時鐘塊Ram，F(xiàn)IFO生成器版本13.1）上遇到了問題。設(shè)置如下：輸入數(shù)據(jù)寬度：260輸入數(shù)據(jù)寬度：520問題是當(dāng)
2020-05-05 17:41:49
xilinx FPGA的FFT IP核的調(diào)用
有沒有大神可以提供xilinx FPGA的FFT IP核的調(diào)用的verilog 的參考程序，最近在學(xué)習(xí)FFT的IP核的使用，但是仿真結(jié)果有問題，所以想找些參考設(shè)計，謝謝
2016-12-25 17:05:38
xilinx模塊庫系統(tǒng)生成器中的內(nèi)部錯誤
嗨，我在系統(tǒng)生成器2014中使用黑盒子.4在模擬模式下選擇vivado模擬器。如果我運行該項目它正常工作，但如果我在系統(tǒng)生成器或黑盒vhdl中更改某些內(nèi)容，則會出現(xiàn)此錯誤：Xilinx模塊庫中發(fā)
2018-10-30 11:07:57
FPGA MicroBalze嵌入式設(shè)計-----添加用戶自定義IP，IP與MicroBlaze之間數(shù)據(jù)交互
本帖最后由 何立立 于 2018-1-9 17:29 編輯
在Microblaze系統(tǒng)中添加用戶自定義IP，可以使用Xilinx Platform Studio (XPS) Create
2018-01-09 14:53:42
FPGA開發(fā)工具----ISE 開發(fā)工具、簡介、作用
以及用于約束文件的編輯 Constraint Editor 等。? 綜合（Synthesis） ISE 的綜合工具不但包括了 Xilinx 自身提供的綜合工具 XST，同時還可以集成 Mentor
2018-09-27 09:29:57
《FPGACPLD設(shè)計工具──Xilinx+ISE使用詳解》
本帖最后由 lee_st 于 2017-11-2 15:01 編輯
《FPGACPLD設(shè)計工具──Xilinx+ISE使用詳解》第 1 章 ISE 系統(tǒng)簡介
2017-11-02 10:02:32
下載Xilinx IP Core
除了在Xilinx官網(wǎng)上在哪里能下載到Xilinx IP Core 及l(fā)icense？ 如FFTFIRCORDIC核等！
2013-06-20 23:51:39
不確定是否還有任何Northwest Logic組件仍在使用
Logic組件仍在使用中。如果我使用Xilinx / Logicore DMA，請確認(rèn)它沒有使用任何將超時的Northwest Logic DMA系統(tǒng)。如果它不使用和Northwest Logic組件，我將在我能夠達(dá)到銷售時立即訂購該板，并且在該板中不存在與以太網(wǎng)相關(guān)的另一個問題。謝謝！
2019-10-08 07:54:35
什么是可視化系統(tǒng)集成器？
System View公司是一家位于美國加州的早期創(chuàng)業(yè)型公司，公司的主要產(chǎn)品和業(yè)務(wù)是設(shè)計開發(fā)當(dāng)今嵌入式系統(tǒng)集成開發(fā)所使用的工具，打破傳統(tǒng)，推出更加高效便捷的開發(fā)工具。近期該公司推出一款嵌入式系統(tǒng)開發(fā)工具，命名為“可視化系統(tǒng)集成器（VSI）”。
2019-10-09 07:56:13
利用設(shè)計網(wǎng)關(guān)的 IP 內(nèi)核在 Xilinx VCK190 評估套件上加速人工智能應(yīng)用
設(shè)備接口，如 NVMe? 固態(tài)盤和主機處理器內(nèi)置 100G EMAC 硬 IP，用于高速 100G 網(wǎng)絡(luò)接口DDR4 和 LPDDR4 內(nèi)存接口協(xié)同優(yōu)化工具和調(diào)試方法Vivado? ML， Vitis
2022-11-25 16:29:20
可以使用Vivado安裝Xilinx系統(tǒng)生成器嗎
大家好我可以在Matlabwith Vivado上安裝Xilinxsystem生成器嗎？有了ISE，有一個應(yīng)用程序調(diào)用System Generator Matlab Configuration
2018-12-27 10:57:02
如何使用Xilinx SDK檢查此IP
HI， 我正在嘗試使用浮點IP在Zedboard上生成一個系統(tǒng)（SoC）（使用VIVADO 2016.4）。由于這個IP具有分層接口，我使用AXI DMA將此ip添加到AXI系統(tǒng)總線。但現(xiàn)在我的問題是如何使用Xilinx SDK檢查此IP？ （表示如何向IP發(fā)送輸入以及如何檢查輸出）。謝謝
2020-05-26 14:04:10
如何使用TRD參考設(shè)計作為其他項目設(shè)計的基礎(chǔ)？
，它們具有eval和完整版本的IP，但是當(dāng)您使用設(shè)計中提供的tcl腳本創(chuàng)建項目時，它使用NWL IP的eval版本創(chuàng)建項目。我想知道是否有人知道eval版本的實際限制是什么，以及是否可以使用完整版IP的許可證來使用Northwest Logic提供的后端DMA創(chuàng)建新設(shè)計。祝你有個好的一天，史蒂夫
2019-09-19 08:25:52
如何使用系統(tǒng)生成器生成sinc信號
我想使用系統(tǒng)生成器來生成sinc信號。但我不知道在哪里可以獲得這個系統(tǒng)生成器？這是xilinx ISE設(shè)計工具的一部分。如果是這樣，請告訴我如何使用它來生成sinc信號？謝謝以上來自于谷歌翻譯以下
2019-01-28 06:37:12
如何在Xilinx創(chuàng)建序列生成器
您好，我被要求執(zhí)行序列生成器。我已經(jīng)用紙做過一切，但我不知道如何在Xilinx上正確創(chuàng)建它。我完成了轉(zhuǎn)換表和輸出表。我的輸出函數(shù)已經(jīng)用karnaugh等進(jìn)行了簡化。但是當(dāng)我實現(xiàn)它時，我認(rèn)為它在
2019-01-10 10:39:50
如何將Xilinx ARM工具鏈集成到獨立的makefile中
將Xilinx SDK集成到現(xiàn)有的構(gòu)建系統(tǒng)中？除了確保ARM工具鏈二進(jìn)制文件是可訪問的之外，還需要使用像gcc -'s -isystem選項這樣的東西來確保交叉編譯器的頭文件文件在本機標(biāo)頭之前找到。我也
2020-05-20 10:06:37
如何解決用ip核心生成器實現(xiàn)DCM設(shè)計錯誤
我想用ip核心生成器實現(xiàn)DCM，但我無法實現(xiàn)設(shè)計。我有這個錯誤。我認(rèn)為問題出在.ucf檔案中。請幫幫我
2019-07-24 12:11:54
怎么使用xilinx系統(tǒng)生成器實現(xiàn)ofdm
大家好?。?！ 我正在使用xilinx系統(tǒng)生成器實現(xiàn)ofdm。在發(fā)送器部分，對于星座映射，我使用的是16位QAM，這是一個matlab文件。通過使用“Mcode塊”，我有點將matlab包含
2019-04-19 10:32:12
無線充方案：IP6806 5W過QI認(rèn)證 全集成
無線充方案：IP6806 5W過QI認(rèn)證 全集成概述IP6806 是一款無線充電發(fā)射端控制SoC 芯片， 兼容WPC Qi v1.2.4 最新標(biāo)準(zhǔn)，支持 A11 或A11a 線圈，支持5W、蘋果
2021-09-11 10:03:44
請問user_logic是vhdl模板的主/從ip實現(xiàn)的嗎？
你能告訴我用戶邏輯是什么嗎？我理解的是user_logic是vhdl模板的主/從ip實現(xiàn)的？我對嗎？無論如何，如果你能詳細(xì)說明一下，我會很高興非常感謝您的幫助!!
2019-11-11 13:54:56
請問zynq-7000能支持16G RDIMM嗎？
。（http://www.xilinx.com/support/answers/54025.html）但是我找不到與我正在使用的完全相同的內(nèi)存。我嘗試過使用xilinx mig（內(nèi)存接口生成器）ip并創(chuàng)建
2020-04-23 08:44:28
請問為什么沒有光纖通道IP支持V5 FXT？
親愛的Xilinx：光纖通道IP核支持VII pro，V4 FX，它們都有ppc硬核，但自從V5 FXT宣布這么長時間以來，為什么V5 FXT不支持這個核心？V4 FX中的光纖通道IP核可以4Gbps運行，但V5 LXT只能運行2Gbps。謝謝
2020-06-02 12:30:33
請問怎么采用FPGA和集成器件來實現(xiàn)IJF編碼？
IJF編碼是什么原理？如何實現(xiàn)IJF編碼？采用FPGA和集成器件來實現(xiàn)IJF編碼
2021-04-13 06:56:04
轉(zhuǎn)：xilinx FPGA設(shè)計都用到哪些第三方EDA工具？
使用的人太少了，xilinx就沒有做這些加密IP的庫，也不提供任何技術(shù)支持，除非你自己去折騰。。。除了仿真工具，另外也有一些第三方的EDA的工具可以用于XILINX的FPGA開發(fā)。下面是我自己從
2013-03-14 11:49:58
FPGA CPLD設(shè)計工具——Xilinx ISE使用
FPGACPLD設(shè)計工具——Xilinx ISE使用詳解的主要內(nèi)容:第1章 ISE系統(tǒng)簡介第2章 工程管理器與設(shè)計輸入工具第3章 ModelSim仿真工具第4章 ISE中集成的綜合工具第5章 約束第6章
2009-07-24 16:06:58
198
198Xilinx ISE Design Suite 12.4
Xilinx ISE Design Suite 12.4 現(xiàn)在將更好地幫助您全面提升和改進(jìn)設(shè)計。
Spartan-6 FPGA 將靜態(tài)功耗削減 30%，性能提升 12%
AMBA 4 AXI4 工具和 IP 支持現(xiàn)已開始投產(chǎn)，可滿足即插即用
2010-12-23 21:55:071310
1310
什么是Application Logic
什么是Application Logic
英文縮寫: Application Logic
中文譯名: 應(yīng)用邏輯
分 類: IP與多媒體
解 釋: 一個應(yīng)
2010-02-22 10:17:181045
1045集成鎖相環(huán)頻率合成器,什么是集成鎖相環(huán)頻率合成器
集成鎖相環(huán)頻率合成器,什么是集成鎖相環(huán)頻率合成器
頻率合成的歷史
頻率合成器被人們喻為眾多電子系統(tǒng)
2010-03-23 11:45:44956
956MIPS和Virage Logic合作提供優(yōu)化嵌入式內(nèi)存IP
MIPS和Virage Logic合作提供優(yōu)化嵌入式內(nèi)存IP
美普思科技公司（MIPS Technologies, Inc.）和備受半導(dǎo)體業(yè)界信賴的IP伙伴Virage Logic 共同宣布
2010-04-07 09:44:26716
716使用CLIP節(jié)點將外部IP導(dǎo)入LABVIEW FPGA
通過將第三方IP集成到NI LABVIEW軟件中，您可以使用許多為XILINX現(xiàn)場可編程門陣列（FPGA）精調(diào)過的算法實現(xiàn)高性能，并且提高代碼重用度。LABVIEW FPGA模塊為導(dǎo)入外部IP提供了兩個方法：組件級知識產(chǎn)權(quán)（CLIP）節(jié)點和結(jié)合XILINX核心生成器的IP集成節(jié)點。本技
2011-03-15 13:25:5898
98xilinx_ise9.01中文教程
Xilinx 是全球領(lǐng)先的可編程邏輯完整解決方案的供應(yīng)商，研發(fā)、制造并銷售應(yīng)用范圍廣泛的
高級集成電路、軟件設(shè)計工具以及定義系統(tǒng)級功能的 IP（Intellectual Property）核，長期
2016-02-18 18:18:230
0深入淺出玩轉(zhuǎn)Xilinx Vivado工具實戰(zhàn)設(shè)計技巧
Xilinx采用先進(jìn)的 EDA 技術(shù)和方法，提供了全新的工具套件Vivado，面向未來“All-Programmable”器件。Vivado開發(fā)套件提供全新構(gòu)建的SoC 增強型、以IP和系統(tǒng)為中心
2017-02-08 04:10:11881
881你要64位ARM嗎？ Synopsys公司的新型混合IP原工具包加速代碼開發(fā)、集成硬件/軟件
Synopsys公司發(fā)布了新DesignWare 混合IP原型工具包，其集成了基于ARMv8基礎(chǔ)平臺的虛擬開發(fā)工具包（VDK）和DesignWare IP原型工具包。 混合IP原型工具包為軟件工程
2017-02-09 03:56:21493
493Xilinx可編程邏輯器件設(shè)計與開發(fā)（基礎(chǔ)篇）連載30：Spartan
Xilinx針對不同類型的調(diào)試IP核，提供了不同的核生成器。本節(jié)重點介紹Xilinx Core Generator Tool（Xilinx IP核生成器）所支持的ChipScope Pro調(diào)試IP核ICON、ILA、VIO和ATC2及其屬性
2017-02-11 07:14:111113
1113
記利用compxlibgui工具編譯Xilinx庫
當(dāng)ISE調(diào)用ModelSim進(jìn)行仿真的時候，如果在FPGA設(shè)計中使用了Xilinx提供的的IP core或者其他的原語語句，ModelSim不添加Xilinx相應(yīng)的庫文件的話，是無法仿真的。
2017-02-11 15:22:371766
1766
Imagination 和 Express Logic 宣布擴展 ThreadX RTOS 對 MIPS CPU 的支持
Express Logic 的 ThreadX RTOS 現(xiàn)已支持 MIPS 64 位 I6400 CPU 2017 年 3 月 14 日 ─ Imagination Technologies
2017-04-10 10:12:492004
2004FPGA VI中不同的Xilinx內(nèi)核生成器IP設(shè)計實現(xiàn)與子模板說明
。 使用Xilinx內(nèi)核生成器IP函數(shù)實現(xiàn)FPGA VI中不同的Xilinx內(nèi)核生成器IP。LabVIEW使用IP集成節(jié)點實現(xiàn)上述函數(shù)。函數(shù)名稱和說明來自于Xilinx數(shù)據(jù)表。單擊Xilinx內(nèi)核生成器配置對話框的數(shù)據(jù)表按鈕，了解IP內(nèi)核的詳細(xì)信息。 選板隨終端變化且僅顯示FPGA設(shè)備系列支持的IP。
2017-11-18 05:54:051780
1780Xilinx CORE生成器IP列表名稱及說明詳解
僅支持FPGA設(shè)備支持的IP。并非全部FPGA設(shè)備系列均支持所有IP。關(guān)于FPGA設(shè)備支持的詳細(xì)信息，見IP數(shù)據(jù)表。單擊Xilinx內(nèi)核生成器配置對話框的數(shù)據(jù)表按鈕，了解IP內(nèi)核的詳細(xì)信息。 注： Xilinx提供并維護(hù)Xilinx內(nèi)核生成器IP。由于Xilinx可能不再支持或更新早期版本的IP內(nèi)核。
2017-11-18 05:55:515498
5498集成Xilinx內(nèi)核生成器IP至FPGA VI詳細(xì)步驟
LabVIEW使用IP集成節(jié)點方便的整合Xilinx內(nèi)核生成IP至FPGA VI。按照下列步驟添加Xilinx內(nèi)核生成器IP至FPGA VI。 1、在支持的FPGA終端下新建一個空白VI，并顯示VI
2017-11-18 05:56:222433
2433Xilinx 8K與 AV over IP解決方案亮相ISE 2018
All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司（Xilinx， Inc.，（NASDAQ:XLNX））宣布，將在2月7日- 10日歐洲最大規(guī)模系統(tǒng)集成展ISE 2018
2018-02-09 12:55:268209
8209xilinx公司的代理商有哪些_十大xilinx公司的代理商推薦
Xilinx是全球領(lǐng)先的可編程邏輯完整解決方案的供應(yīng)商。Xilinx研發(fā)、制造并銷售范圍廣泛的高級集成電路、軟件設(shè)計工具以及作為預(yù)定義系統(tǒng)級功能的IP（Intellectual Property）核。
2018-03-23 11:00:2942634
42634在IP集成器中調(diào)試AXI接口有哪些優(yōu)勢？
用戶可以使用IP集成器連接IP模塊創(chuàng)建復(fù)雜的系統(tǒng)設(shè)計。通過接口構(gòu)建基于模塊的設(shè)計，一般情況下接口包含多個總線和大量的信號線。因此，為了方便在硬件上調(diào)試那些包含大量接口的設(shè)計，就需要驗證設(shè)計的接口連接。
2018-04-18 15:28:243578
3578
Xilinx FPGA開發(fā)工具總結(jié)
在xilinx下每種操作其實都對應(yīng)著一種工具，邏輯綜合，網(wǎng)表與constraint fie的合并，布局布線等等。下面就對各個工具做一個總結(jié)。 1、XST(Xilinx Synthesis
2018-05-28 11:42:1410050
10050Xilinx DocNav工具的使用（文檔查詢利器）
DocNav（Documentation Navigator）可以看作是Xilinx的文檔、視頻“集裝箱”，幾乎所有與芯片、開發(fā)工具、設(shè)計方法、IP等相關(guān)的文檔和視頻都可以在這里找到，更重要的是它
2018-06-05 05:05:0021810
21810ISE設(shè)計工具實現(xiàn)算法將動態(tài)功耗降低10%
Xilinx（賽靈思）是全球領(lǐng)先的可編程邏輯完整解決方案的供應(yīng)商。Xilinx研發(fā)、制造并銷售范圍廣泛的高級集成電路、軟件設(shè)計工具以及作為預(yù)定義系統(tǒng)級功能的IP（Intellectual
2018-11-26 08:21:002742
2742
如何使用Vivado Logic Analyzer與邏輯調(diào)試IP進(jìn)行交互
了解Vivado中的Logic Debug功能，如何將邏輯調(diào)試IP添加到設(shè)計中，以及如何使用Vivado Logic Analyzer與邏輯調(diào)試IP進(jìn)行交互。
2018-11-30 06:22:003889
3889Xilinx ST 2059 IP內(nèi)核技術(shù)的演示
即將推出的Xilinx ST 2059 IP內(nèi)核的早期技術(shù)演示展示了將時序和同步功能集成到ST 2022網(wǎng)絡(luò)中，并將針對KC705Kintex?-7評估平臺。
2018-11-28 06:19:003671
3671Xilinx Logicore IP直接數(shù)字合成器DDS的用戶手冊免費下載
Xilinx Logicore IP直接數(shù)字合成器（DDS）編譯核心采用Axi4流兼容接口，實現(xiàn)高性能、優(yōu)化的相位生成和相位-正弦電路。
2019-09-09 08:00:0023
23LogiCORE IP塊存儲器生成器的產(chǎn)品指南免費下載
xilinx logicore?ip塊內(nèi)存生成器（bmg）核心是一個高級內(nèi)存構(gòu)造函數(shù)，它使用xilinx fpgas中的嵌入式塊ram資源生成面積和性能優(yōu)化的內(nèi)存。用戶可以快速創(chuàng)建優(yōu)化的內(nèi)存，以利
2019-10-30 08:00:005
5Xilinx DDR控制器MIG IP核的例化及仿真
DDR對于做項目來說，是必不可少的。一般用于數(shù)據(jù)緩存和平滑帶寬。今天介紹下Xilinx DDR控制器MIG IP核的例化及仿真。 FPGA芯片：XC7K325T（KC705） 開發(fā)工具：Vivado
2020-11-26 15:02:1110426
10426
Xilinx FIR IP的介紹及仿真
Xilinx FIR IP的介紹與仿真 1 xilinx fir ip 簡介 1）符合 AXI4-Stream 的接口 2）高性能有限脈沖響應(yīng)（FIR），多相抽取器，多相內(nèi)插器，半帶，半帶抽取器和半
2020-10-30 12:29:012178
2178Xilinx LogiCORE IP塊內(nèi)存生成器的產(chǎn)品指南
Xilinx LogiCORE IP塊內(nèi)存生成器（BMG）內(nèi)核是一種高級內(nèi)存構(gòu)造函數(shù)，它使用XilinxFPGAs中的嵌入式塊RAM資源生成區(qū)域和性能優(yōu)化的內(nèi)存。
2020-12-09 15:31:0022
22如何在vivado創(chuàng)建新工程上使用IP集成器創(chuàng)建塊設(shè)計
本文介紹如何在 vivado 開發(fā)教程(一) 創(chuàng)建新工程 的基礎(chǔ)上, 使用IP集成器, 創(chuàng)建塊設(shè)計。
2022-02-08 10:47:393601
3601
Zynq SDK 驅(qū)動探求（三）：論一個外設(shè)驅(qū)動的全部身家·Xilinx SDK 驅(qū)動源碼結(jié)構(gòu)
Processor is ready. Configure programable logic.在新專欄 Rapid TCP/IP on Zynq 中，將圍繞 Xilinx Zynq 系列芯片，從 SDK 驅(qū)動，PS-...
2022-02-07 10:59:191
1Xilinx FFT IP介紹與仿真測試
Xilinx快速傅立葉變換（FFT IP）內(nèi)核實現(xiàn)了Cooley-Tukey FFT算法，這是一種計算有效的方法，用于計算離散傅立葉變換（DFT）。
2022-03-30 11:01:314200
4200用于RTMP流的工具包Librtmp
簡介 Librtmp是用于RTMP流的工具包。 支持所有形式的RTMP，包括rtmp://，rtmpt://，rtmpe://，rtmpte://和rtmps://。 集成 在OHOS中集成 首先在
2022-04-06 09:32:151
1用于解碼器IP設(shè)計和合規(guī)性驗證的比特流和軟件工具鏈DVK
DVK是用于解碼器IP設(shè)計和合規(guī)性驗證的比特流和軟件工具鏈。它是芯片RTL設(shè)計、目標(biāo)設(shè)備集成（如智能手機、智能電視、機頂盒）、發(fā)貨給客戶前的軟件堆棧驗證的必備工具。
2022-10-08 11:06:112151
2151關(guān)于Ultra96的Xilinx DDS編譯器IP教程
電子發(fā)燒友網(wǎng)站提供《關(guān)于Ultra96的Xilinx DDS編譯器IP教程.zip》資料免費下載
2022-12-13 10:17:401
1Xilinx FPGA獨立的下載和調(diào)試工具LabTools下載、安裝、使用教程
Xilinx LabTools工具是Xilinx FPGA單獨的編程和調(diào)試工具，是從ISE或Vivado中獨立出來的實驗室工具，只能用來下載FPGA程序和進(jìn)行ILA調(diào)試，支持所有的FPGA系列，無需
2023-03-28 10:46:569161
9161Xilinx Vivado DDS IP使用方法
DDS（Direct Digital Frequency Synthesizer） 直接數(shù)字頻率合成器，本文主要介紹如何調(diào)用Xilinx的DDS IP核生成某一頻率的Sin和Cos信號。
2023-07-24 11:23:298502
8502
支持PD輸入全集成15W無線充發(fā)射SOC芯片ip6822
IP6822 全集成15W無線充方案soc 支持PD快充輸入BPP認(rèn)證ip6822規(guī)格書
IP6805U IP6806 IP6822 IP6808 附相關(guān)原理圖/規(guī)格書/BOM等現(xiàn)ip
2023-08-24 10:37:473057
3057
Vivado IP核Shared Logic選項配置
在給Vivado中的一些IP核進(jìn)行配置的時候，發(fā)現(xiàn)有Shared Logic這一項，這里以Tri Mode Ethernet MAC IP核為例，如圖1所示。
2023-09-06 17:05:123014
3014
XILINX FPGA IP之FIFO Generator例化仿真
上文XILINX FPGA IP之FIFO對XILINX FIFO Generator IP的特性和內(nèi)部處理流程進(jìn)行了簡要的說明，本文通過實際例子對該IP的使用進(jìn)行進(jìn)一步的說明。本例子例化一個讀數(shù)
2023-09-07 18:31:353352
3352
瑞薩Smart Configurator支持SEGGER集成開發(fā)工具
Configurator代碼生成器中。此次集成將為Renesas新推出的R9A02G021系列MCU提供端到端的開發(fā)工具支持，標(biāo)志著瑞薩電子在通用應(yīng)用領(lǐng)域首次推出32位RISC-V MCU的重大突破。
2024-05-10 14:25:311527
1527IP2320是一款支持雙節(jié)串聯(lián)的升壓充電芯片，集成功率MOS
IP2320是一款支持雙節(jié)串聯(lián)的升壓充電芯片，IP2320集成功率MOS，采用同步開關(guān)充電，外圍少BOM成本低， 5V輸入同步升壓充電，恒壓充電電壓外部電阻可調(diào)，恒流充電電流外部電阻可調(diào)，支持NTC
2024-05-18 00:39:530
0如何申請xilinx IP核的license
在使用FPGA的時候，有些IP核是需要申請后才能使用的，本文介紹如何申請xilinx IP核的license。
2024-10-25 16:48:322275
2275
Xilinx Shift RAM IP概述和主要功能
。Shift RAM IP 提供靈活的輸入/輸出接口和控制信號，支持同步操作，廣泛應(yīng)用于數(shù)字信號處理（DSP）、通信系統(tǒng)和數(shù)據(jù)流處理。
2025-05-14 09:36:22913
913- 設(shè)計技術(shù)
- 可編程邏輯
- 電源/新能源
- MEMS/傳感技術(shù)
- 測量儀表
- 嵌入式技術(shù)
- 制造/封裝
- 模擬技術(shù)
- RF/無線
- 接口/總線/驅(qū)動
- 處理器/DSP
- EDA/IC設(shè)計
- 存儲技術(shù)
- 光電顯示
- EMC/EMI設(shè)計
- 連接器
- 行業(yè)應(yīng)用
- LEDs
- 汽車電子
- 音視頻及家電
- 通信網(wǎng)絡(luò)
- 醫(yī)療電子
- 人工智能
- 虛擬現(xiàn)實
- 可穿戴設(shè)備
- 機器人
- 安全設(shè)備/系統(tǒng)
- 軍用/航空電子
- 移動通信
- 工業(yè)控制
- 便攜設(shè)備
- 觸控感測
- 物聯(lián)網(wǎng)
- 智能電網(wǎng)
- 區(qū)塊鏈
- 新科技
- 特色內(nèi)容
- 專欄推薦
- 學(xué)院
- 設(shè)計資源
- 設(shè)計技術(shù)
- 電子百科
- 電子視頻
- 元器件知識
- 工具箱
- VIP會員
- 最新技術(shù)文章
- 產(chǎn)品地圖
- 品牌地圖
- 電子發(fā)燒友
- 關(guān)于我們
- 聯(lián)系我們
- 舉報投訴
- 社交網(wǎng)絡(luò)
- 微博
- 移動端
- 發(fā)燒友APP
- 硬聲APP
- WAP
- 聯(lián)系我們
- 廣告合作
- 王婉珠：wangwanzhu@elecfans.com
- 內(nèi)容合作
- 張迎輝：mikezhang@elecfans.com
-
關(guān)注我們的微信
-
下載發(fā)燒友APP
-
電子發(fā)燒友觀察
版權(quán)所有 ? 湖南華秋數(shù)字科技有限公司
長沙市望城經(jīng)濟(jì)技術(shù)開發(fā)區(qū)航空路6號手機智能終端產(chǎn)業(yè)園2號廠房3層（0731-88081133）
電子發(fā)燒友 （電路圖） 湘公網(wǎng)安備43011202000918
工商網(wǎng)監(jiān)
湘ICP備2023018690號-1
評論