本章的實(shí)驗(yàn)任務(wù)是在 PL 端自定義一個(gè) AXI4 接口的 IP 核，通過(guò) AXI_HP 接口對(duì) PS 端 DDR3 進(jìn)行讀寫(xiě)測(cè)試，讀寫(xiě)的內(nèi)存大小是 4K 字節(jié)。
2025-11-24 09:19:42
3470 
等于b0000（非緩沖和非緩存）。 5) 不支持互斥性操作。 Zynq中AXI-Stream功能 AXI-Stream協(xié)議作為一個(gè)標(biāo)準(zhǔn)接口，用于連接數(shù)據(jù)交換元
2020-09-27 11:33:029823 
，是面向地址映射的接口，允許最大256輪的數(shù)據(jù)突發(fā)傳輸； （B）AXI4-Lite：（For simple, low-throughput memory-mapped communication ）是一個(gè)輕量級(jí)的地址映射單次傳輸接口，占用很少的邏輯單元。 （C）AXI4-Stream：（F
2020-12-04 12:22:449055 
賽靈思 AXI Verification IP (AXI VIP) 是支持用戶對(duì) AXI4 和 AXI4-Lite 進(jìn)行仿真的 IP。它還可作為 AXI Protocol Checker 來(lái)使用。
2022-07-08 09:24:172976 在 AXI 基礎(chǔ)第 2 講 一文中，曾提到賽靈思 Verification IP (AXI VIP) 可用作為 AXI 協(xié)議檢查工具。在本次第4講中，我們將來(lái)了解下如何使用它在 AXI4 (Full) 主接口中執(zhí)行驗(yàn)證（和查找錯(cuò)誤）。
2022-07-08 09:31:384371 MPSoC有六個(gè)PL側(cè)高性能（HP）AXI主接口連接到PS側(cè)的FPD（PL-FPD AXI Masters），可以訪問(wèn)PS側(cè)的所有從設(shè)備。這些高帶寬的接口主要用于訪問(wèn)DDR內(nèi)存。有四個(gè)HP AXI
2022-07-22 09:25:244483 ??AXI接口雖然經(jīng)常使用，很多同學(xué)可能并不清楚Vivado里面也集成了AXI的Verification IP，可以當(dāng)做AXI的master、pass through和slave，本次內(nèi)容我們看下
2023-07-27 09:19:332206 
AXI Traffic Generator IP 用于在AXI4和AXI4-Stream互連以及其他AXI4系統(tǒng)外設(shè)上生成特定序列（流量）。它根據(jù)IP的編程和選擇的操作模式生成各種類型的AXI事務(wù)。是一個(gè)比較好用的AXI4協(xié)議測(cè)試源或者AXI外設(shè)的初始化配置接口。
2023-11-23 16:03:455162 
AXI接口FIFO是從Native接口FIFO派生而來(lái)的。AXI內(nèi)存映射接口提供了三種樣式：AXI4、AXI3和AXI4-Lite。除了Native接口FIFO支持的應(yīng)用外，AXI FIFO還可以用于AXI系統(tǒng)總線和點(diǎn)對(duì)點(diǎn)高速應(yīng)用。
2025-03-17 10:31:111914 
，一些客戶不懂的專業(yè)術(shù)語(yǔ)，應(yīng)該改掉或者減少，這個(gè)關(guān)鍵點(diǎn)可以判斷廠商是否足夠認(rèn)真。以上三點(diǎn)是有關(guān)選擇4G路由器應(yīng)注意的三個(gè)要點(diǎn)的全部?jī)?nèi)容，如果您還有疑問(wèn)，可在善睞物聯(lián)的官網(wǎng)上進(jìn)行咨詢，感謝您的理解與支持！
2023-04-11 10:38:01
1、AXI接口協(xié)議詳解 AXI 總線 上面介紹了AMBA總線中的兩種，下面看下我們的主角—AXI，在ZYNQ中有支持三種AXI總線，擁有三種AXI接口，當(dāng)然用的都是AXI協(xié)議。其中三種AXI總線
2022-10-14 15:31:40
表4?11 各種 AXI 的應(yīng)用的例子AXI 接口三種AXI接口分別是：AXI-GP接口（4個(gè)） ：是通用的AXI接口，包括兩個(gè)32位主設(shè)備接口和兩個(gè)32位從設(shè)備接口，用過(guò)改接口可以訪問(wèn)PS中的片內(nèi)外
2022-04-08 10:45:31
以上是三個(gè)用線畫(huà)出來(lái)的邊框，形狀尺寸相同，只是在三個(gè)layer上?，F(xiàn)在我想把三個(gè)邊框在各自層上合并的一起，請(qǐng)問(wèn)怎么做可以把位置對(duì)齊呢？
2020-06-13 17:06:17
你好，我有一個(gè)關(guān)于XADC及其AXI4Lite接口輸入的問(wèn)題。我想在Microzed 7020主板上測(cè)試XADC，在通過(guò)AXI4Lite接口將Zynq PL連接到XADC向?qū)В▍⒁?jiàn)第一個(gè)附件）之后
2018-11-01 16:07:36
你好！如果我想使用vivado hls來(lái)合成具有axi流接口的代碼，是否有必須遵循的標(biāo)準(zhǔn)編碼風(fēng)格？
2020-04-21 10:23:47
嗨，大家好，我目前正在創(chuàng)建一個(gè)PCIe接口卡，我正處于項(xiàng)目的調(diào)試階段。我試圖監(jiān)視用戶_clkrate的AXI突發(fā)。關(guān)于ILA核心和PCIe端點(diǎn)（在VC709上）我有一些問(wèn)題。1.當(dāng)我嘗試將
2019-09-25 09:26:14
我有一個(gè)simpleregister讀/寫(xiě)/重置測(cè)試接口代碼（在VHDL中），我想與我的頂級(jí)處理系統(tǒng)7wrapper代碼鏈接。我想使用AXI總線協(xié)議對(duì)寄存器進(jìn)行讀/寫(xiě)/復(fù)位。實(shí)際上，我的測(cè)試接口
2019-09-09 10:03:44
大家好，我正在使用zedboard創(chuàng)建一個(gè)AXI接口應(yīng)用程序，以突發(fā)模式從ARM發(fā)送64字節(jié)數(shù)據(jù)到FPGA。為此，我在vivado中創(chuàng)建了一個(gè)自定義AXI從站，選擇它作為AXI FULL（因?yàn)?b class="flag-6" style="color: red">AXI
2020-08-12 10:37:46
將系統(tǒng)外設(shè)總線內(nèi)部axi接口引出給gpio，注意vivado中g(shù)pio地址分配應(yīng)保證移植
Debug:
通過(guò)Xil_Out32函數(shù)給gpio的地址寫(xiě)1或者0，注意這里地址是gpio地址也就是核中給
2025-10-29 06:08:12
小白嘗試BLDC，請(qǐng)問(wèn)電機(jī)上的
三個(gè)霍爾各自
接口P與
接口N如何接線？V相、U相、W相如何接線？（接到驅(qū)動(dòng)板或者M(jìn)CU什么位置），十分感謝?。。?/div>
2019-02-27 01:54:48
`請(qǐng)問(wèn)Type-A接口上的三個(gè)符號(hào)分別是什么意思如上圖所示`
2018-11-09 13:48:01
客戶端量產(chǎn)狀況，成功設(shè)計(jì)USB 3.0模塊主要有三個(gè)要點(diǎn)。保持高速信號(hào)的完整性信號(hào)的質(zhì)量關(guān)系到數(shù)據(jù)的傳輸是否完整或U盤(pán)的可靠性。根據(jù)信號(hào)完整性制定出電路板的設(shè)計(jì)規(guī)范及組件的擺放位置，差動(dòng)傳輸線阻抗控制
2019-05-15 10:56:56
本文將討論AMBA的第三次修訂版，該修訂版向世界介紹了高級(jí)可擴(kuò)展接口（AXI）協(xié)議。AXI協(xié)議最初是為高頻系統(tǒng)而設(shè)計(jì)的，旨在滿足各種組件的接口要求，同時(shí)允許靈活地互連這些組件。適用于高頻，低延遲
2020-09-28 10:14:14
如何鑒別/判斷可控硅的三個(gè)極
鑒別可控硅三個(gè)
2009-07-16 22:35:251607 如何鑒別可控硅的三個(gè)極
鑒別可控硅三個(gè)極的方法很簡(jiǎn)單，根據(jù)P-N結(jié)的原理，只要用萬(wàn)
2009-07-25 11:20:36775 如何鑒別可控硅的三個(gè)極
鑒別可控硅三個(gè)極的方法很簡(jiǎn)單，根據(jù)P-N結(jié)的原理，只要用萬(wàn)用表測(cè)量一下三個(gè)極之間的電阻值就可以。
2009-12-02 08:34:54983
鑒別可控硅三個(gè)極的方法
鑒別可控硅三個(gè)極的方法很簡(jiǎn)單，根據(jù)P-N結(jié)的原理，只要用萬(wàn)用表測(cè)量一下三個(gè)極之間的電
2010-01-14 16:20:521380 功放三個(gè)技術(shù)指標(biāo)如何測(cè)量?
功放的主要技術(shù)指標(biāo)有三個(gè)：頻率特性、額定輸出功率、失真度。本文從量化的角度出發(fā)，提供上述三個(gè)技術(shù)指標(biāo)的測(cè)
2010-03-31 10:04:3616665 電子專業(yè)單片機(jī)相關(guān)知識(shí)學(xué)習(xí)教材資料——7個(gè)常用接口類型的要點(diǎn)說(shuō)明
2016-09-13 17:23:28
0 本節(jié)介紹的AXI是個(gè)什么東西呢，它其實(shí)不屬于Zynq，不屬于Xilinx，而是屬于ARM。它是ARM最新的總線接口，以前叫做AMBA，從3.0以后就稱為AXI了。 書(shū)上講的AXI比較具體，本節(jié)呢不打算落入俗套，從應(yīng)用角度解釋AXI。
2018-07-13 07:08:0012677 
本文先總結(jié)不同AXI IP核的實(shí)現(xiàn)的方法，性能的對(duì)比，性能差異的分析，可能改進(jìn)的方面。使用的硬件平臺(tái)是Zedboard。 不同的AXI總線卷積加速模塊的概況 這次實(shí)現(xiàn)并逐漸優(yōu)化了三個(gè)版本的卷積加速模塊，先簡(jiǎn)要描述各個(gè)版本的主要內(nèi)容。
2018-06-29 14:34:008924 
架構(gòu)設(shè)計(jì)是一個(gè)非常大的話題，不管寫(xiě)幾篇文章，接觸到的始終只是冰山一角，更多的是實(shí)踐中去體會(huì)。這篇文章主要介紹面向?qū)ο驩O、面向方面AOP和面向服務(wù)SOA這三個(gè)要素在架構(gòu)設(shè)計(jì)中的位置與作用。 架構(gòu)
2017-12-01 11:57:02761 
上述三個(gè)接口的U盤(pán)，堪稱是史上兼容性最高的U盤(pán)之一。
具體來(lái)說(shuō)，這款U盤(pán)提供了USB Type-A、Micro USB以及USB Type-C三種接口，其中USB Type-C為單獨(dú)設(shè)計(jì)，且?guī)в斜Ｗo(hù)蓋，而USB Type-A和Micro USB則通過(guò)特殊的設(shè)計(jì)整合在了一起。
2018-06-18 08:22:004581 本文包含兩部分內(nèi)容：1）AXI接口簡(jiǎn)介；2）AXI IP核的創(chuàng)建流程及讀寫(xiě)邏輯分析。 1AXI簡(jiǎn)介（本部分內(nèi)容參考官網(wǎng)資料翻譯） 自定義IP核是Zynq學(xué)習(xí)與開(kāi)發(fā)中的難點(diǎn)，AXI IP核又是十分常用
2018-06-29 09:33:0017729 
1、AXI 總線通道，總線和引腳的介紹 AXI接口具有五個(gè)獨(dú)立的通道： （1）寫(xiě)地址通道（AW）：write address channel （2）寫(xiě)數(shù)據(jù)通道（ W）： write data
2018-01-05 08:13:4711271 
企業(yè)通過(guò)引進(jìn)效率MES系統(tǒng).本文主要就關(guān)于MES與ERP的三個(gè)問(wèn)題進(jìn)行了解答。
2018-06-04 09:00:005 國(guó)家信息化專家咨詢委員會(huì)常務(wù)副主任周宏仁在《論智能制造》系列中的“論智能制造的三個(gè)階段”中，談到了對(duì)三個(gè)階段的基本認(rèn)識(shí)。而如何實(shí)施智能制造，則需要考慮智能制造的三個(gè)支點(diǎn)：產(chǎn)品、裝備和過(guò)程。
2018-11-01 08:48:233483 筆者在《論智能制造》系列中的“論智能制造的三個(gè)階段”中，談到了對(duì)三個(gè)階段的基本認(rèn)識(shí)。而如何實(shí)施智能制造，則需要考慮智能制造的三個(gè)支點(diǎn)：產(chǎn)品、裝備和過(guò)程。
2018-11-06 15:31:411202 了解如何使用Xilinx AXI驗(yàn)證IP有效驗(yàn)證和調(diào)試AXI接口。
該視頻回顧了使用的好處，以及如何使用示例設(shè)計(jì)進(jìn)行模擬。
2018-11-20 06:38:004660 了解如何使用Vivado Design Suite IP Integrator有效地調(diào)試AXI接口。
本視頻介紹了如何使用該工具的好處，所需的調(diào)試步驟和演示。
2018-11-29 06:00:004497 Zynq在PS和PL之間有9個(gè)AXI接口。
2018-12-30 09:45:008294 兩個(gè)設(shè)計(jì)要點(diǎn)+三個(gè)技術(shù)資源：加速度傳感器應(yīng)用必讀！
2019-07-02 11:40:483222 如何設(shè)計(jì)高效的 PL 和 PS 數(shù)據(jù)交互通路是 ZYNQ 芯片設(shè)計(jì)的重中之重。AXI 全稱 Advanced eXtensible Interface，是 Xilinx 從 6 系列的 FPGA 開(kāi)始引入的一個(gè)接口協(xié)議，主要描述了主設(shè)備和從設(shè)備之間的數(shù)據(jù)傳輸方式。
2020-03-15 17:04:0012879 
AXI-4 Memory Mapped也被稱之為AXI-4 Full，它是AXI4接口協(xié)議的基礎(chǔ)，其他AXI4接口是該接口的變形。總體而言，AXI-4 Memory Mapped由五個(gè)通道構(gòu)成，如下圖所示：寫(xiě)地址通道、寫(xiě)數(shù)據(jù)通道、寫(xiě)響應(yīng)通道、讀地址通道和讀數(shù)據(jù)通道。
2020-09-23 11:20:236924 
AXI全稱Advanced eXtensibleInterface，是Xilinx從6系列的FPGA開(kāi)始引入的一種接口協(xié)議，主要描述了主設(shè)備和從設(shè)備之間的數(shù)據(jù)傳輸方式。
2020-09-23 11:22:416349 
在ZYNQ中，支持AXI-Lite，AXI4和AXI-Stream三種總線，但PS與PL之間的接口卻只支持前兩種，AXI-Stream只能在PL中實(shí)現(xiàn)，不能直接和PS相連，必須通過(guò)AXI-Lite或
2020-09-24 09:50:307203 
在FPGA程序設(shè)計(jì)的很多情形都會(huì)使用到AXI接口總線，以PCIe的XDMA應(yīng)用為例，XDMA有兩個(gè)AXI接口，分別是AXI4 Master類型接口和AXI-Lite Master類型接口，可通過(guò)
2020-10-30 12:32:375118 
引言 近來(lái)，幾乎每個(gè)賽靈思 IP 都使用 AXI 接口。Zynq、Zynq MP、MicroBlaze 和全新的 Versal 處理器都無(wú)一例外使用 AXI 接口。因此，AXI 接口已成為幾乎所有
2020-09-27 11:06:457722 
本文將討論AMBA的第三次修訂版，該修訂版向世界介紹了高級(jí)可擴(kuò)展接口（AXI）協(xié)議。AXI協(xié)議最初是為高頻系統(tǒng)而設(shè)計(jì)的，旨在滿足各種組件的接口要求，同時(shí)允許靈活地互連這些組件。適用于高頻，低延遲
2020-09-29 11:44:227591 
分析一個(gè)電磁兼容的問(wèn)題，從三個(gè)方面入手。這三個(gè)方面分別是：騷擾源、敏感源、耦合路徑。
2020-10-13 14:18:591893 和接口的構(gòu)架 在ZYNQ中，支持AXI-Lite，AXI4和AXI-Stream三種總線，但PS與PL之間的接口卻只支持前兩種，AXI-Stream只能在PL中實(shí)現(xiàn)，不能直接和PS相連，必須通過(guò)
2020-11-02 11:27:515033 
是配備了六個(gè)輸出接口，包括三個(gè)HDMI、三個(gè)DisplayPort，相比之下公版和幾乎所有非公版都是一個(gè)HDMI、三個(gè)DisplayPort。 不過(guò)需要注意的是，三個(gè)HDMI中有兩個(gè)是2.1版本，另一個(gè)
2020-11-24 09:38:3811327 EMC的技術(shù)目的在于使電氣裝置或系統(tǒng)在共同的電磁環(huán)境條件下，既不受電磁環(huán)境的影響，也不會(huì)給環(huán)境以干擾。下面我們認(rèn)識(shí)一下EMC領(lǐng)域的三個(gè)重要規(guī)律和EMC問(wèn)題三個(gè)要素
2022-02-12 10:21:401721 在介紹AXI之前，先簡(jiǎn)單說(shuō)一下總線、接口以及協(xié)議的含義?？偩€、接口和協(xié)議，這三個(gè)詞常常被聯(lián)系在一起，但是我們心里要明白他們的區(qū)別。
2022-02-08 11:38:568388 
ZYNQ-7000系列MIO/EMIO/AXI_GPIO接口
2022-07-25 17:41:583555 
ZYNQ-7000系列MIO/EMIO/AXI_GPIO接口
2021-01-31 06:50:0412 在介紹AXI之前，先簡(jiǎn)單說(shuō)一下總線、接口以及協(xié)議的含義。總線、接口和協(xié)議，這三個(gè)詞常常被聯(lián)系在一起，但是我們心里要明白他們的區(qū)別。
2021-02-04 06:00:1510 三個(gè)被動(dòng)元件的基礎(chǔ)知識(shí)及應(yīng)用
2021-03-24 09:41:3520 電子發(fā)燒友網(wǎng)為你提供電容在高速電路設(shè)計(jì)中要理解三個(gè)要點(diǎn)資料下載的電子資料下載，更有其他相關(guān)的電路圖、源代碼、課件教程、中文資料、英文資料、參考設(shè)計(jì)、用戶指南、解決方案等資料，希望可以幫助到廣大的電子工程師們。
2021-04-02 08:41:116 AXI是個(gè)什么東西呢，它其實(shí)不屬于Zynq，不屬于Xilinx，而是屬于ARM。它是ARM最新的總線接口，以前叫做AMBA，從3.0以后就稱為AXI了。
2021-04-09 17:10:107245 
電子發(fā)燒友網(wǎng)為你提供uCOS II在ARM處理器上移植過(guò)程中的中斷處理及三個(gè)要點(diǎn)資料下載的電子資料下載，更有其他相關(guān)的電路圖、源代碼、課件教程、中文資料、英文資料、參考設(shè)計(jì)、用戶指南、解決方案等資料，希望可以幫助到廣大的電子工程師們。
2021-04-10 08:46:1911 本文介紹了AMBA 3.0 AXI的結(jié)構(gòu)和特點(diǎn)，分析了新的AMBA 3.0 AXI協(xié)議相對(duì)于AMBA 2. 0的優(yōu)點(diǎn)。它將革新未來(lái)高性能SOC總線互連技術(shù)，其特點(diǎn)使它更加適合未來(lái)的高性能、低延遲
2021-04-12 15:47:3928 學(xué)習(xí)內(nèi)容 近期設(shè)計(jì)需要用到AXI總線的IP，所以就對(duì)應(yīng)常用的IP進(jìn)行簡(jiǎn)要的說(shuō)明，本文主要對(duì)AXI互聯(lián)IP進(jìn)行介紹。 基礎(chǔ)架構(gòu)IP 基礎(chǔ)的IP是用于幫助組裝系統(tǒng)的構(gòu)建塊?；A(chǔ)架構(gòu)IP往往是一個(gè)通用IP
2021-05-11 14:52:557870 
pid控制三個(gè)參數(shù)怎么調(diào)整？
2021-09-19 09:08:0050416 學(xué)習(xí)關(guān)于ZYNQ IP核中的GP接口和HP接口的異同，介紹關(guān)于AXI_GP接口和AXI_HP接口的相關(guān)內(nèi)容。
2022-07-03 14:17:344898 AXI4 是一種高性能memory-mapped總線，AXI4-Lite是一只簡(jiǎn)單的、低通量的memory-mapped 總線，而 AXI4-Stream 可以傳輸高速數(shù)據(jù)流。從字面意思去理解
2022-07-04 09:40:1410523 電子發(fā)燒友網(wǎng)站提供《帶三個(gè)按鈕的柔性PCB.zip》資料免費(fèi)下載
2022-07-05 11:09:494 您是否想創(chuàng)建自己帶有 AXI4-Lite 接口的 IP 卻感覺(jué)無(wú)從著手？本文將為您講解有關(guān)如何在 Vitis HLS 中使用 C 語(yǔ)言代碼創(chuàng)建 AXI4-Lite 接口的基礎(chǔ)知識(shí)。
2022-07-08 09:40:432809 使用Vivado生成AXI VIP（AXI Verification IP）來(lái)對(duì)自己設(shè)計(jì)的AXI接口模塊進(jìn)行全方位的驗(yàn)證（如使用VIP的Master、Passthrough、Slave三種模式對(duì)自己寫(xiě)的AXI
2022-10-08 16:07:117395 AXI4S攜帶實(shí)際的視頻數(shù)據(jù)（無(wú)行場(chǎng)消隱），由主機(jī)和從機(jī)接口驅(qū)動(dòng)，如Figure 1-1所示。
2022-11-14 09:15:252222 在Qt中，常見(jiàn)到三個(gè)exec，第一個(gè)是QApplication::exec()，第二個(gè)是QEventLoop::exec，第三個(gè)是QThread::exec()。本文從源碼角度來(lái)看看這三個(gè)exec()。
2023-03-06 09:44:033566 AXI 規(guī)范描述了兩個(gè)接口之間的點(diǎn)對(duì)點(diǎn)協(xié)議：manager and subordinate接口。
2023-05-05 11:42:401323 
AXI4 協(xié)議定義了五個(gè)不同的通道，如 AXI 通道中所述。所有這些通道共享基于 VALID 和 READY 信號(hào)的相同握手機(jī)制
2023-05-08 11:37:502040 
上文FPGA IP之AXI4協(xié)議1_信號(hào)說(shuō)明把AXI協(xié)議5個(gè)通道的接口信息做了說(shuō)明，本文對(duì)上文說(shuō)的信號(hào)進(jìn)行詳細(xì)說(shuō)明。
2023-05-24 15:06:412083 
姑且我們把電氣施工圖分為三個(gè)部分，強(qiáng)弱電施工設(shè)計(jì)說(shuō)明、強(qiáng)弱電系統(tǒng)圖和強(qiáng)弱電平面圖。那么這三部分圖紙分別是針對(duì)給誰(shuí)看的呢？可能很多設(shè)計(jì)人人沒(méi)想過(guò)。
2023-06-07 11:52:131630 低溫?zé)Y(jié)銀的三個(gè)誤區(qū)
2022-09-17 11:54:567098 
在 Vivado 中自定義 AXI4-Lite 接口的 IP，實(shí)現(xiàn)一個(gè)簡(jiǎn)單的 LED 控制功能，并將其掛載到 AXI Interconnect 總線互聯(lián)結(jié)構(gòu)上，通過(guò) ZYNQ 主機(jī)控制，后面對(duì) Xilinx 提供的整個(gè) AXI4-Lite 源碼進(jìn)行分析。
2023-06-25 16:31:254882 
?AXI接口雖然經(jīng)常使用，很多同學(xué)可能并不清楚Vivado里面也集成了AXI的Verification IP，可以當(dāng)做AXI的master、pass through和slave，本次內(nèi)容我們看下AXI VIP當(dāng)作master時(shí)如何使用。
2023-07-27 09:16:133103 
本文開(kāi)源一個(gè)FPGA項(xiàng)目：基于AXI總線的DDR3讀寫(xiě)。之前的一篇文章介紹了DDR3簡(jiǎn)單用戶接口的讀寫(xiě)方式：《DDR3讀寫(xiě)測(cè)試》，如果在某些項(xiàng)目中，我們需要把DDR掛載到AXI總線上，那就要通過(guò)MIG IP核提供的AXI接口來(lái)讀寫(xiě)DDR。
2023-09-01 16:20:377276 
MOSFET（金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管）有三個(gè)主要電極，分別是柵極（Gate）、漏極（Source）和源極（Drain）。這三個(gè)電極的區(qū)分方法如下
2023-09-18 12:42:5541694 以AXI4為例，有AXI full/lite/stream之分。 在Xilinx系列FPGA及其有關(guān)IP核中，經(jīng)常見(jiàn)到AXI總線接口，AXI總線又分為三種： ?AXI-Lite，AXI-Full以及
2023-10-31 15:37:082142 
本文主要介紹pandas.DataFrame的三個(gè)接口，即assign、eval、query，分別用于賦值、查詢和執(zhí)行計(jì)算。 01 assign 在數(shù)據(jù)分析處理中，賦值產(chǎn)生新的列是非常高頻的應(yīng)用場(chǎng)
2023-11-01 16:38:041107 
在電力工作中，電工們需要具備多種技能和素質(zhì)，其中最為重要的三個(gè)要素是“聽(tīng)”、“看”、“摸”。這三個(gè)要素是電工們?cè)诠ぷ髦醒杆贉?zhǔn)確地判斷和處理故障的關(guān)鍵。
2023-11-09 11:39:131529 在介紹AXI之前，先簡(jiǎn)單說(shuō)一下總線、 接口 以及協(xié)議的含義 總線、接口和協(xié)議，這三個(gè)詞常常被聯(lián)系在一起，但是我們心里要明白他們的區(qū)別。 總線是一組傳輸通道，是各種邏輯器件構(gòu)成的傳輸數(shù)據(jù)的通道，一般由
2023-12-16 15:55:011879 Transaction layer的所有功能特性，不僅內(nèi)置DMA控制器，而且具備AXI4用戶接口，提供一個(gè)高性能，易于使用，可定制化的PCIe-AXI互連解決方案，同時(shí)適用于ASIC和FPGA。
2024-02-22 09:15:463 AXI總線由一些核心組成，包括AXI主處理器接口（AXI4）、AXI處理器到協(xié)處理器接口（AXI4-Lite）、AXI主外設(shè)接口（AXI4）、AXI外設(shè)到主處理器接口（AXI4-Lite）等。
2024-04-18 11:41:392500 AXI4和AXI3是高級(jí)擴(kuò)展接口（Advanced eXtensible Interface）的兩個(gè)不同版本，它們都是用于SoC（System on Chip）設(shè)計(jì)中的總線協(xié)議，用于處理器和其它外設(shè)之間的高速數(shù)據(jù)傳輸。
2024-05-10 11:29:5013098 
一個(gè)籬笆三個(gè)樁——記晶體三極管的發(fā)明
2024-05-12 08:14:002743 
微波測(cè)量是電子工程領(lǐng)域中的一個(gè)重要分支，它涉及到對(duì)微波信號(hào)的頻率、幅度、相位等參數(shù)的測(cè)量。在微波測(cè)量中，有三個(gè)基本參量：頻率、幅度和相位。這三個(gè)參量是微波信號(hào)的基本特征，對(duì)于微波系統(tǒng)的設(shè)計(jì)、調(diào)試
2024-05-28 14:46:222901 可調(diào)變阻器，也稱為電位器或可變電阻器，是一種可以調(diào)節(jié)電阻值的電子元件。它廣泛應(yīng)用于各種電子設(shè)備中，如音頻設(shè)備、電源管理、電機(jī)控制等?？烧{(diào)變阻器有三個(gè)引腳，分別是固定端、滑動(dòng)端和可調(diào)端。這三個(gè)引腳
2024-07-24 11:12:043621 AMBA AXI4（高級(jí)可擴(kuò)展接口 4）是 ARM 推出的第四代 AMBA 接口規(guī)范。AMD Vivado Design Suite 2014 和 ISE Design Suite 14 憑借半導(dǎo)體產(chǎn)業(yè)首個(gè)符合 AXI4 標(biāo)準(zhǔn)的即插即用型 IP 進(jìn)一步擴(kuò)展了 AMD 平臺(tái)設(shè)計(jì)方法。
2024-10-28 10:46:421383 
Xilinx官方也提供有一些DMA的IP，通過(guò)調(diào)用API函數(shù)能夠更加靈活地使用DMA。 1. AXI DMA的基本接口 axi dma IP的基本結(jié)構(gòu)如下，主要分為三個(gè)部分，分別是控制axi dma寄存器
2025-01-06 11:13:543774 
AXI4 總線是第四代 AXI 總線，其定義了三種總線接口，分別為：AXI4、AXI4-Lite 和 AXI4-Stream接口。其中 AXI4 也稱為 AXI4-Full 是一種基于地址的高性能
2025-06-24 23:22:33523 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論