經(jīng)是這個(gè)趨勢(shì)，DSP變成ARM的一個(gè)協(xié)處理器。FPGA會(huì)擠壓掉DSP的一部分高速信號(hào)處理的市場(chǎng)。 網(wǎng)友二：在高端領(lǐng)域基本都用FPGA了。通訊、雷達(dá)、視覺(jué)、航空都是如此。DSP由于性能和靈活性比FPGA差太多，只能往低端領(lǐng)域滲透。說(shuō)個(gè)不中聽(tīng)的話DSP就是貴一點(diǎn)、快一點(diǎn)的 單片機(jī)
2022-11-29 10:25:02
7362 
雷達(dá)回波信號(hào)有兩個(gè)狀態(tài)：有目標(biāo)和沒(méi)有目標(biāo)。雷達(dá)接收的回波中，既可能有目標(biāo)回波也存在噪聲和雜波等各種干擾信號(hào)。所以雷達(dá)目標(biāo)回波信號(hào)的檢測(cè)是在噪聲和雜波干擾背景中的二元信號(hào)最佳檢測(cè)問(wèn)題。
2023-11-18 09:16:454476 
FPGA是一種可編程的硅芯片，DSP是數(shù)字信號(hào)處理，當(dāng)系統(tǒng)設(shè)計(jì)人員在項(xiàng)目的架構(gòu)設(shè)計(jì)階段就面臨到底采用FPGA還是DSP的重要問(wèn)題。本文將首先分別介紹FPGA和DSP的特點(diǎn)，然后再?gòu)膬?nèi)部資源、編程語(yǔ)言
2019-05-07 01:28:40
設(shè)計(jì)，所以設(shè)計(jì)者應(yīng)該處理好工具的掌握和具體設(shè)計(jì)的區(qū)別。但是不可忽視的是，DSP+FPGA處理系統(tǒng)正廣泛應(yīng)用于復(fù)雜的信號(hào)處理領(lǐng)域。在雷達(dá)信號(hào)處理、數(shù)字圖像處理等領(lǐng)域中，信號(hào)處理的實(shí)時(shí)性至關(guān)重要。由于
2014-01-09 17:52:31
在閱讀雷達(dá)書(shū)籍和相關(guān)論文時(shí)發(fā)現(xiàn)，雷達(dá)的檢測(cè)概率Pd和信噪比有一個(gè)函數(shù)關(guān)系
我的問(wèn)題是如果這個(gè)函數(shù)關(guān)系是通用的，那么在門限一定的情況下，不同的雷達(dá)的檢測(cè)概率曲線是不是都一樣了？如果不是，那么雷達(dá)的什么因素會(huì)影響這個(gè)曲線呢？
2024-03-27 19:54:37
利用信號(hào)的能量，對(duì)信號(hào)進(jìn)行積累，以提高雷達(dá)系統(tǒng)的有效檢測(cè)性能。在對(duì)低可觀測(cè)性目標(biāo)檢測(cè)時(shí)必須采用長(zhǎng)時(shí)間積累。線性調(diào)頻連續(xù)波處理技術(shù)：線性調(diào)頻連續(xù)波雷達(dá)是一種通過(guò)對(duì)連續(xù)波進(jìn)行頻率調(diào)制來(lái)獲得距離與速度信息
2016-07-01 11:47:58
ARM、DSP、FPGA的技術(shù)特點(diǎn)和區(qū)別是什么？ARM（Advanced RISC Machines）是微處理器行業(yè)的一家知名企業(yè)，設(shè)計(jì)了大量高性能、廉價(jià)、耗能低的RISC處理器、相關(guān)技術(shù)及軟件。ARM架構(gòu)是面向低預(yù)算市場(chǎng)設(shè)計(jì)的第一款RISC微處理器，基本是32位單片機(jī)的行業(yè)標(biāo)準(zhǔn)，它...
2021-07-19 06:36:22
涉及信號(hào)的幅度、相位信息，而是模擬雷達(dá)對(duì)目標(biāo)檢測(cè)的統(tǒng)計(jì)過(guò)程。如圖1所示，根據(jù)雷達(dá)方程，目標(biāo)類型，系統(tǒng)損耗和干擾功率計(jì)算出信噪比，然后由信噪比等計(jì)算檢測(cè)概率，即可得出在給定的虛警概率下，本次探測(cè)雷達(dá)所能
2019-06-18 06:38:59
TOF 方案激光雷達(dá)是激光雷達(dá)新一代技術(shù)方案，本產(chǎn)品解決了如市場(chǎng)三角測(cè)試法等產(chǎn)品組裝問(wèn)題難，價(jià)格成本高等問(wèn)題，目前提供面陣及單光子技術(shù)，基于COM產(chǎn)品。集成了SPAD,TDC,DSP,RAM
2019-06-07 00:03:35
由射頻板發(fā)射和接受雷達(dá)信號(hào)，然后送入模擬板進(jìn)行濾波和放大，接著送入AD采樣，采樣頻率>100kHz，此部分都已經(jīng)成熟。2，AD采樣IIS接口將數(shù)據(jù)送入DSP板。3，DSP板負(fù)責(zé)頻域轉(zhuǎn)換(FFT)，信號(hào)檢測(cè)，速度距離計(jì)算等算法。4，將計(jì)算的結(jié)果通過(guò)UART傳至上位機(jī)顯示。
2015-09-10 11:17:52
在實(shí)際的外場(chǎng)試飛過(guò)程中是不可能實(shí)現(xiàn)的，這也是雷達(dá)信號(hào)模擬器對(duì)場(chǎng)外試飛的一大優(yōu)勢(shì)。FPGA作為高性能數(shù)字信號(hào)處理系統(tǒng)中的關(guān)鍵部件，在雷達(dá)信號(hào)模擬和雷達(dá)信號(hào)采集等方面有著巨大的開(kāi)發(fā)潛能，采用這些技術(shù)對(duì)雷達(dá)
2019-07-10 07:30:35
dB時(shí)能測(cè)到
雷達(dá)信號(hào)，使
雷達(dá)的有效作用距離提高。本文主要介紹基于
DSP和
FPGA技術(shù)的
低信噪比情況下
雷達(dá)信號(hào)的
檢測(cè)?！?/div>
2019-07-04 06:55:39
在實(shí)際的外場(chǎng)試飛過(guò)程中是不可能實(shí)現(xiàn)的，這也是雷達(dá)信號(hào)模擬器對(duì)場(chǎng)外試飛的一大優(yōu)勢(shì)。FPGA作為高性能數(shù)字信號(hào)處理系統(tǒng)中的關(guān)鍵部件，在雷達(dá)信號(hào)模擬和雷達(dá)信號(hào)采集等方面有著巨大的開(kāi)發(fā)潛能，采用這些技術(shù)對(duì)雷達(dá)
2019-07-15 06:48:33
dB時(shí)能測(cè)到雷達(dá)信號(hào)，使雷達(dá)的有效作用間隔進(jìn)步。本文主要先容基于DSP和FPGA技術(shù)的低信噪比情況下雷達(dá)信號(hào)的檢測(cè)。1 設(shè)計(jì)思想 本技術(shù)的設(shè)計(jì)思想主要是通過(guò)對(duì)接收到的雷達(dá)信號(hào)進(jìn)行高速A／D采樣，然后
2018-08-15 09:43:14
1 引言 隨著信息技術(shù)革命的深入和計(jì)算機(jī)技術(shù)的飛速發(fā)展，低速、低可靠性的單片機(jī)以及小規(guī)模的集成電路已經(jīng)越來(lái)越不能滿足需要，正逐漸被DSP與可編程邏輯器件（如FPGA、CPLD）所取代。一方面
2019-07-12 08:32:59
本文介紹了一種雷達(dá)模目信號(hào)產(chǎn)生方法，該方法能夠通過(guò)FPGA和DSP實(shí)時(shí)產(chǎn)生具有多普勒頻移的多波束雷達(dá)目標(biāo)回波，其意義在于可以為雷達(dá)信號(hào)處理分系統(tǒng)單獨(dú)調(diào)試提供數(shù)據(jù)來(lái)源，從而不必等待天線陣面的真實(shí)數(shù)據(jù)，這樣可以加快科研進(jìn)度，也方便整機(jī)聯(lián)試時(shí)查找問(wèn)題。
2011-07-13 09:09:26
模數(shù)轉(zhuǎn)換、FFT快速、準(zhǔn)確的要求，并且具有高度集成、高可靠性和可編程等特點(diǎn)，減少了系統(tǒng)硬件開(kāi)發(fā)周期，所以選用基于FPGA來(lái)實(shí)現(xiàn)雷達(dá)信號(hào)處理系統(tǒng)的設(shè)計(jì)。回映電子是一家基于Edge-AI技術(shù)的個(gè)護(hù)健康
2021-12-27 17:08:50
王玲，邱軍海，王世橋(煙臺(tái)工程職業(yè)技術(shù)學(xué)院山東煙臺(tái)264006)線性調(diào)頻信號(hào)可以獲得較大的壓縮比，有著良好的距離分辨率和徑向速度分辨率，所以線性調(diào)頻信號(hào)作為雷達(dá)系統(tǒng)中一種常用的脈沖壓縮信號(hào)，已經(jīng)
2019-07-08 07:38:45
信號(hào)并輸出。利用DSP/FPGA的高速計(jì)算性能、直接數(shù)字合成(DDS)技術(shù)和數(shù)字射頻存儲(chǔ)(DRFM)技術(shù)，可以實(shí)現(xiàn)相位編碼、線性調(diào)頻、非線性調(diào)頻等多種復(fù)雜方式下的目標(biāo)回波信號(hào)的實(shí)時(shí)模擬，檢測(cè)雷達(dá)的跟蹤
2019-06-03 05:00:08
基于多相濾波結(jié)構(gòu)的雷達(dá)信號(hào)檢測(cè)技術(shù)
2012-08-20 13:00:33
dB時(shí)能測(cè)到雷達(dá)信號(hào)，使雷達(dá)的有效作用距離提高。有哪些方法能檢測(cè)低信噪比雷達(dá)信號(hào) ？ 可以利用DSP和FPGA技術(shù)嗎？
2019-08-05 07:30:20
和計(jì)算機(jī)一樣，數(shù)字信號(hào)處理的理論從60年代崛起以來(lái)，到80年代DSP產(chǎn)生，它飛速發(fā)展改變了信號(hào)處理的面貌。今天DSP已廣泛應(yīng)用在語(yǔ)音、圖像、通訊、雷達(dá)、電子對(duì)抗、儀器儀表等各個(gè)領(lǐng)域。DSP起了十分
2019-06-19 08:02:03
首先，我們把實(shí)驗(yàn)室的標(biāo)準(zhǔn)音頻源通過(guò)PCM1802轉(zhuǎn)換以后通過(guò)ASI輸出，再由解碼器解碼輸出測(cè)試音頻信號(hào)的信噪比只有40dB。查看了PCM1802的資料沒(méi)有找到可以提高信噪比的辦法，因此，現(xiàn)在不知道有哪些因素導(dǎo)致信噪比如此低。有什么方法可以提高信噪比。
2024-10-25 07:04:56
雷達(dá)系統(tǒng)在研制過(guò)程中，各部分往往是并行的，在調(diào)試信號(hào)處理分系統(tǒng)時(shí)，如果天線沒(méi)做好，就得不到陣面送下來(lái)的回波數(shù)據(jù)，這時(shí)調(diào)試就無(wú)法正常進(jìn)行。為了解決這一問(wèn)題，往往先設(shè)計(jì)一個(gè)模目信號(hào)，把信號(hào)處理分系統(tǒng)調(diào)試好，待其他分系統(tǒng)也調(diào)試好后，再切換為正常接收模式，進(jìn)行系統(tǒng)聯(lián)試。
2019-08-26 06:09:44
算法。數(shù)字信息處理是毫米波雷達(dá)穩(wěn)定性、可靠性的核心。數(shù)字信號(hào)處理可以通過(guò)DSP芯片或FPGA芯片來(lái)實(shí)現(xiàn)。DSP芯片即指能夠?qū)崿F(xiàn)數(shù)字信號(hào)處理技術(shù)專用集成電路。DSP芯片是一種快速?gòu)?qiáng)大的微處理器，獨(dú)特之處
2018-08-03 21:40:13
無(wú)源雷達(dá)技術(shù)的發(fā)展人們?cè)谝话闱闆r下提到的雷達(dá)，指的是有源雷達(dá)。這是一種自身定向輻射出電磁脈沖照射目標(biāo)，進(jìn)行探測(cè)，定位和跟蹤的傳統(tǒng)雷達(dá)。有源雷達(dá)發(fā)射的電磁信號(hào)會(huì)被敵方發(fā)現(xiàn)，定位，暴露自己。引來(lái)
2010-02-26 14:31:27
機(jī)載雷達(dá)面臨哪些技術(shù)難題？機(jī)載雷達(dá)的信號(hào)是如何分布的？STAP的基本原理是什么？
2021-06-21 06:22:37
要畢業(yè)了，畢設(shè)是完全沒(méi)學(xué)過(guò)的FPGA課題，求助各位大哥幫幫忙，要求：了解并掌握LFMCW雷達(dá)的工作原理、用途及優(yōu)缺點(diǎn)；了解常用的雷達(dá)目標(biāo)檢測(cè)方法，選取其中一種完成其Verilog實(shí)現(xiàn)，并用FPGA
2018-04-08 23:48:36
雷達(dá)模塊，采用新型低阻抗干擾天線，能有效地抵御干擾信號(hào)，適應(yīng)復(fù)雜信號(hào)環(huán)境。采用兩個(gè)或多個(gè)檢測(cè)點(diǎn)，準(zhǔn)確判斷室內(nèi)環(huán)境中有沒(méi)有人員存在，較好地解決了檢測(cè)死角問(wèn)題。雷達(dá)感應(yīng)模塊可與其它智能家居設(shè)備聯(lián)動(dòng)，如開(kāi)門
2021-10-29 15:44:55
我做的一個(gè)基于DSP的系統(tǒng)中，DSP做主處理器，控制著整個(gè)系統(tǒng)，包括信號(hào)處理，整體調(diào)度等；選擇了一塊Xilinx的FPGA做FIFO UART和系統(tǒng)的邏輯控制和譯碼。DSP的時(shí)鐘輸入為15MHz
2023-06-19 06:43:17
針對(duì)數(shù)字信號(hào)處理器(DSP)系統(tǒng)集成度高、速度快、功耗低、適合大量數(shù)據(jù)實(shí)時(shí)處理的特點(diǎn)，從應(yīng)用的角度研究基于混沌理論的微弱信號(hào)檢測(cè)原理； 深入討論其應(yīng)用于DSP 的實(shí)用化，構(gòu)
2009-05-16 13:53:13
18 設(shè)計(jì)了一種基于FPGA 和DSP 的光纖信號(hào)實(shí)時(shí)處理系統(tǒng),介紹了系統(tǒng)的硬件組成和工作原理。該系統(tǒng)采用FPGA 實(shí)現(xiàn)數(shù)據(jù)的高速采集和邏輯控制，用DSP 實(shí)現(xiàn)傳感信號(hào)的全數(shù)字解調(diào)，分析了載
2009-06-19 11:17:4324 設(shè)計(jì)了一種基于DSP 和FPGA 的雷達(dá)信號(hào)分選電路，對(duì)密集的雷達(dá)信號(hào)進(jìn)行分選識(shí)別。系統(tǒng)利用FPGA 采集信號(hào)的特征參數(shù)以及對(duì)參數(shù)進(jìn)行預(yù)處理；采用了累積差值直方圖算法，根據(jù)信號(hào)脈
2009-07-16 10:52:2526 本文介紹了DSP 和FPGA 在數(shù)字電子設(shè)計(jì)中的優(yōu)勢(shì)，并結(jié)合雷達(dá)模擬系統(tǒng)的硬件設(shè)計(jì)實(shí)例，重點(diǎn)闡述了相應(yīng)的硬件與軟件實(shí)現(xiàn)方法。關(guān)鍵詞：DSP FPGA 數(shù)字電路設(shè)計(jì)雷達(dá)模擬系統(tǒng)
2009-08-25 14:33:0115 本文介紹了一個(gè)基于高速定點(diǎn)DSP的雷達(dá)信號(hào)處理實(shí)驗(yàn)系統(tǒng)的設(shè)計(jì)和研制，其中包括雷達(dá)中頻信號(hào)采集，多種雷達(dá)信號(hào)的設(shè)計(jì)和產(chǎn)生，雷達(dá)回波的
2009-09-04 08:37:0715 簡(jiǎn)要分析了DSP+FPGA 系統(tǒng)的特點(diǎn)和優(yōu)越性，結(jié)合導(dǎo)引頭信號(hào)處理板的開(kāi)發(fā)，提出了在此系統(tǒng)中，FPGA 設(shè)計(jì)的幾個(gè)關(guān)鍵技術(shù)，并且給出了詳實(shí)的分析和解決方案。
2009-12-23 14:53:5420 基于DSP和DSP/BIOS的實(shí)時(shí)雷達(dá)信號(hào)采集與處理系統(tǒng):介紹了一種在實(shí)時(shí)操作系統(tǒng)DSP和DSP/BIOS 平臺(tái)下的雷達(dá)信號(hào)實(shí)時(shí)采集" 處理與傳輸系統(tǒng)的設(shè)計(jì)和實(shí)現(xiàn)! 利用Tms320c6416DSP強(qiáng)大的數(shù)據(jù)處理
2010-01-16 16:59:4625 本文以某雷達(dá)的技術(shù)參數(shù)為參考，用TMS320VC5402作為信號(hào)處理器，以AD9223為A/D變換器，采用雙端口存儲(chǔ)芯片IDT7203作數(shù)據(jù)暫存存儲(chǔ)器，介紹一種實(shí)現(xiàn)雷達(dá)回波信號(hào)的數(shù)字采集和處理方法
2010-01-19 15:02:1815 FPGA的DSP應(yīng)用
近年來(lái)由于多媒體技術(shù)和無(wú)線通信的發(fā)展,對(duì)DSP應(yīng)用的要求不斷地增長(zhǎng),但是這些應(yīng)用對(duì)信號(hào)處理要求高,需要采用處理速度高的硬件來(lái)實(shí)現(xiàn)DSP,所以,隨著CMOS工藝的
2010-04-07 14:25:5816 簡(jiǎn)要分析了DSP+FPGA系統(tǒng)的特點(diǎn)和優(yōu)越性,結(jié)合導(dǎo)引頭信號(hào)處理板的開(kāi)發(fā),提出了在此系統(tǒng)中,FPGA設(shè)計(jì)的幾個(gè)關(guān)鍵技術(shù),并且給出了詳實(shí)的分析和解決方案。
2010-07-21 17:28:0418 針對(duì)RFID標(biāo)準(zhǔn)中常用的數(shù)字調(diào)制方式，提出了一種新的低信噪比下測(cè)試識(shí)別方法。該方法采用自適應(yīng)閾值小波消噪方法預(yù)處理識(shí)別信號(hào)，提高了在低信噪比下的調(diào)制識(shí)別能力，設(shè)計(jì)了
2010-10-15 09:53:3226 基于FPGA的各種雷達(dá)信號(hào)產(chǎn)生方法,介紹了在FPGA中實(shí)現(xiàn)直接數(shù)字頻率合成器(DDS)以及提高輸出信號(hào)質(zhì)量的方法，編程實(shí)現(xiàn)了頻率捷變、線性調(diào)頻以及相位編碼等雷達(dá)信號(hào)的產(chǎn)生。仿真
2010-11-29 18:02:4931 摘 要： 本文在闡述某種近距雷達(dá)目標(biāo)檢測(cè)原理和FPGA技術(shù)發(fā)展?fàn)顩r的基礎(chǔ)上，著重討論用FPGA設(shè)計(jì)高性能的數(shù)字信號(hào)處理系統(tǒng)的方法，并給出一個(gè)應(yīng)用實(shí)例。
2006-03-11 13:16:432116 
摘要：針對(duì)數(shù)字信號(hào)處理器（DSP）系統(tǒng)集成度高、速度快、功耗低、適合大量數(shù)據(jù)實(shí)時(shí)處理的特點(diǎn)，從應(yīng)用的角度研究基于混少不了理論的微弱信號(hào)檢測(cè)原理；深入
2006-03-11 17:39:23979 
低信噪比運(yùn)動(dòng)紅外點(diǎn)目標(biāo)的檢測(cè)
為解決高空背景條件下紅外低信噪比運(yùn)動(dòng)點(diǎn)目標(biāo)的檢測(cè)問(wèn)題，本文提出了一種基于膨脹累加的檢測(cè)方法.運(yùn)用形態(tài)膨
2009-10-21 18:38:471007 
基于CPCI總線的通用FPGA信號(hào)處理板的設(shè)計(jì)
?隨著雷達(dá)信號(hào)處理技術(shù)的不斷發(fā)展以及現(xiàn)代國(guó)防對(duì)雷達(dá)技術(shù)的需求，系統(tǒng)對(duì)雷達(dá)信號(hào)處理的要求也越來(lái)越高，需要實(shí)時(shí)處
2009-11-28 15:07:381353 
用FPGA動(dòng)態(tài)探頭與數(shù)字VSA對(duì)DSP設(shè)計(jì)實(shí)時(shí)分
隨著 FPGA 在數(shù)字通信設(shè)計(jì)領(lǐng)域（蜂窩基站、衛(wèi)星通信和雷達(dá)）的高性能信號(hào)處理電路中成為可行的選擇,分析和調(diào)試工具必
2010-01-07 10:09:10942 
基于FPGA嵌入式系統(tǒng)的雷達(dá)信號(hào)模擬器
在現(xiàn)代雷達(dá)系統(tǒng)的研制和調(diào)試過(guò)程中，對(duì)雷達(dá)性能和指標(biāo)的測(cè)試是一個(gè)重要環(huán)節(jié)，在這個(gè)環(huán)節(jié)中，利用模擬目標(biāo)信號(hào)的方式與外場(chǎng)
2010-02-06 09:25:451030 
ARM、DSP、FPGA的技術(shù)特點(diǎn)和區(qū)別
2010-09-03 21:41:262520 摘要: 在高速并行流水信號(hào)處理中,ASIC(FPGA)+DSP+RAM是目前國(guó)際流行的一種方式,尤其是FPGA+DSP+RAM更適合中國(guó)的國(guó)情.本文利用FPGA的算術(shù)邏輯單元與外部存儲(chǔ)器相結(jié)合,解決了線路板面積有限與雷達(dá)數(shù)據(jù)處理需要大量存儲(chǔ)空間的矛盾;利用FPGA的并行流水特點(diǎn)解決了
2011-02-27 16:00:2684 本文介紹了一種模目信號(hào)設(shè)計(jì)方法，利用FPGA產(chǎn)生時(shí)序及控制，DSP實(shí)時(shí)計(jì)算所需要的回波，從而實(shí)現(xiàn)對(duì)雷達(dá)目標(biāo)回波的模擬，這樣可以在沒(méi)有陣面數(shù)據(jù)的情況下，使信號(hào)處理分系統(tǒng)調(diào)試能
2011-07-05 09:46:271707 
聲雷達(dá)信號(hào)采集系統(tǒng)主要由信號(hào)采集、信號(hào)處理、電源和時(shí)鐘四部分組成，本文介紹的基于美國(guó)模擬器件公司的DSP ADSP-TS201S和ADC AD7864的信號(hào)采集系統(tǒng)。
2011-08-17 11:17:521863 
本系統(tǒng)基于自主產(chǎn)生的原理，選用DSP和FPGA為核心處理器，通過(guò)合理的算法設(shè)計(jì)，實(shí)現(xiàn)了可兼容多種雷達(dá)波形的中頻雷達(dá)回波模擬器的設(shè)計(jì)，采用改進(jìn)的基于存儲(chǔ)轉(zhuǎn)發(fā)的數(shù)字脈沖延時(shí)方法
2011-08-28 17:24:101873 
論述了截獲因子和信號(hào)分選在驗(yàn)證雷達(dá)信號(hào)性能的重要性。提出了通過(guò)截獲因子對(duì)雷達(dá)信號(hào)低截獲性能的驗(yàn)證，衡量其低截獲性能的辦法。提出了通過(guò)分選來(lái)驗(yàn)證雷達(dá)信號(hào)的識(shí)別程度的
2011-11-03 10:42:3423 探討了radon變換在低信噪比圖像特征檢測(cè)的適用性!分析了radon變換變換的優(yōu)勢(shì)與不足!并從信息融合的角度出發(fā)!提出了radon變換補(bǔ)充的應(yīng)用策略!對(duì)低信噪比的機(jī)場(chǎng)跑道圖像進(jìn)行了驗(yàn)證!顯示
2012-03-16 15:53:3024 本文提出了一種基于FPGA的雷達(dá)數(shù)字信號(hào)處理機(jī)設(shè)計(jì)，接收機(jī)采用了脈沖多普勒、數(shù)字波束形成等主流雷達(dá)技術(shù)。
2012-03-31 09:53:134437 
在雷達(dá)信號(hào)處理、數(shù)字圖像處理等領(lǐng)域中，信號(hào)處理的實(shí)時(shí)性至關(guān)重要。由于FPGA芯片在大數(shù)據(jù)量的底層算法處理上的優(yōu)勢(shì)及DSP芯片在復(fù)雜算法處理上的優(yōu)勢(shì)，DSP+FPGA的實(shí)時(shí)信號(hào)處理系統(tǒng)
2012-07-05 15:01:408211 
針對(duì)區(qū)域內(nèi)多個(gè)小區(qū)普查的需求，對(duì)復(fù)雜環(huán)境下低信噪比WCDMA小區(qū)搜索進(jìn)行了針對(duì)性改進(jìn)，采用差分相干累積以及RS軟譯碼算法提高了低信噪比條件下WCDMA小區(qū)搜索性能并利用FPGA進(jìn)行了工
2012-08-13 17:26:4525 針對(duì)實(shí)際應(yīng)用中電子戰(zhàn)設(shè)備對(duì)雷達(dá)信號(hào)分選的實(shí)時(shí)性要求，在分析了序列差直方圖算法和多核DSP任務(wù)并行模式的基礎(chǔ)上，設(shè)計(jì)了基于TMS320C6678的八核DSP雷達(dá)信號(hào)分選電路，對(duì)密集的雷達(dá)
2013-07-26 11:47:0554 為了實(shí)現(xiàn)電控噴油霧化檢測(cè)快速測(cè)量和處理大量的數(shù)據(jù)的要求，設(shè)計(jì)一種基于DSP和FPGA信號(hào)控制與實(shí)時(shí)數(shù)據(jù)處理系統(tǒng)的通信模塊。該通信模塊硬件部分主要用來(lái)實(shí)現(xiàn)開(kāi)發(fā)板GN0204中DSP與FP
2013-08-07 19:26:4936 基于FPGA的雷達(dá)信號(hào)處理系統(tǒng)設(shè)計(jì)的論文
2015-10-30 10:38:126 低信噪比下線性調(diào)頻信號(hào)檢測(cè)與參數(shù)估計(jì)有需要的夏來(lái)看看。
2016-01-15 15:17:2414 、雷達(dá)波形、多普勒處理、檢測(cè)基礎(chǔ)原理、恒虛警率檢測(cè)、合成孔徑雷達(dá)成像技術(shù)、波束形成和空-時(shí)二維自適應(yīng)處理導(dǎo)論。
2016-04-05 14:20:3539 、雷達(dá)波形、多普勒處理、檢測(cè)基礎(chǔ)原理、恒虛警率檢測(cè)、合成孔徑雷達(dá)成像技術(shù)、波束形成和空-時(shí)二維自適應(yīng)處理導(dǎo)論。
2016-04-05 14:23:2620 基于DSP和FPGA技術(shù)的細(xì)胞圖像采集系統(tǒng)設(shè)計(jì)
2016-08-26 12:57:5216 DSP芯片在脈沖多普勒雷達(dá)信號(hào)處理中的應(yīng)用
2016-12-26 17:20:434 基于DSP_FPGA的LFMCW雷達(dá)測(cè)距信號(hào)處理系統(tǒng)設(shè)計(jì)_陳林軍
2017-03-19 19:07:174 DSP_BIOS在雷達(dá)目標(biāo)檢測(cè)系統(tǒng)上的應(yīng)用
2017-10-20 11:12:222 今天，FPGA越來(lái)越多地應(yīng)用在多種DSP中。我們預(yù)計(jì)這一趨勢(shì)在未來(lái)幾年會(huì)更加明顯。美國(guó)調(diào)查機(jī)構(gòu)Berkeley設(shè)計(jì)技術(shù)公司做了上述預(yù)測(cè)。以Xilinx和Altera為主的兩大FPGA廠商多年前就涉足
2017-11-06 10:48:092 1 引言 隨著信息技術(shù)革命的深入和計(jì)算機(jī)技術(shù)的飛速發(fā)展，低速、低可靠性的單片機(jī)以及小規(guī)模的集成電路已經(jīng)越來(lái)越不能滿足需要，正逐漸被DSP與可編程邏輯器件（如FPGA、CPLD）所取代。一方面
2017-11-06 13:49:588 今天，FPGA越來(lái)越多地應(yīng)用在多種DSP中。我們預(yù)計(jì)這一趨勢(shì)在未來(lái)幾年會(huì)更加明顯。美國(guó)調(diào)查機(jī)構(gòu)Berkeley設(shè)計(jì)技術(shù)公司做了上述預(yù)測(cè)。以Xilinx和Altera為主的兩大FPGA廠商多年前就涉足
2017-11-06 13:58:578 針對(duì)信號(hào)處理數(shù)據(jù)量大、實(shí)時(shí)性要求高的特點(diǎn)，從實(shí)際應(yīng)用出發(fā)，設(shè)計(jì)了以雙DSP+FPGA為核心的并行信號(hào)處理模塊。為了滿足不同的信號(hào)處理任務(wù)需求，FPGA可以靈活地選擇與不同的DSP組成不同的信號(hào)處理
2017-11-17 06:11:403061 
介紹了直接數(shù)字頻率合成（DDS）的基本原理，并基于Xilinx公司的FPGA設(shè)計(jì)出產(chǎn)生連續(xù)波、重頻參差抖動(dòng)、頻率捷變、線性調(diào)頻以及二相編碼等雷達(dá)信號(hào)的系統(tǒng)方案。實(shí)驗(yàn)結(jié)果表明，該設(shè)計(jì)靈活且性能良好
2017-11-18 12:50:127951 近年來(lái)，雷達(dá)在軍用和民用領(lǐng)域都獲得了巨大的發(fā)展。雷達(dá)信號(hào)處理系統(tǒng)是雷達(dá)的關(guān)鍵模塊，對(duì)雷達(dá)定位精度起著決定性作用。FPGA 以其眾多的優(yōu)點(diǎn)，在雷達(dá)信號(hào)處理系統(tǒng)中被廣泛使用。本文探究FPGA 在雷達(dá)信號(hào)
2017-11-22 07:25:025151 
針對(duì)噴油器霧化粒徑測(cè)量系統(tǒng)實(shí)時(shí)數(shù)據(jù)處理的特點(diǎn)，將FPGA技術(shù)與DSP技術(shù)相結(jié)合，研究一種基于FPGA和DSP的電控噴油器粒徑檢測(cè)系統(tǒng);為滿足動(dòng)態(tài)測(cè)量的要求，設(shè)計(jì)了應(yīng)用高性能的多路開(kāi)關(guān)和超低輸入偏置電流運(yùn)放的多通道微電流高速采集板;詳細(xì)介紹了檢測(cè)系統(tǒng)中基于FPGA和DSP的軟硬件設(shè)計(jì)和工作原理。
2017-12-06 17:03:042550 
FPGA+DSP的數(shù)字硬件系統(tǒng)正好結(jié)合了兩者的優(yōu)點(diǎn)，兼顧了速度和靈活性。本文以導(dǎo)引頭信號(hào)處理系統(tǒng)為例說(shuō)明FPGA+DSP系統(tǒng)中FPGA的關(guān)鍵技術(shù)。
2019-01-08 08:36:003788 
整個(gè)系統(tǒng)的組成如圖1所示。當(dāng)啟爆電路在DSP和FPGA的控制下啟爆時(shí)，感應(yīng)線圈取出啟爆電流，首先是高速數(shù)據(jù)采集與存儲(chǔ)電路，以FPGA為核心，對(duì)數(shù)據(jù)進(jìn)行高速采集與存儲(chǔ)。數(shù)據(jù)存儲(chǔ)完畢，FPGA發(fā)信號(hào)告知DSP采集完畢，開(kāi)始對(duì)采集的數(shù)據(jù)進(jìn)行相關(guān)的處理。
2018-10-07 12:03:033814 
針對(duì)線性調(diào)頻連續(xù)波汽車防撞雷達(dá)回波信號(hào)的特點(diǎn)，選用串行差分ADC，設(shè)計(jì)了一種基于DSP的SPORT口的I、Q雙通道采樣系統(tǒng)，并通過(guò)實(shí)驗(yàn)驗(yàn)證了系統(tǒng)的正確性。
2018-12-19 11:49:491527 
在雷達(dá)信號(hào)處理中，通?？梢匝娱L(zhǎng)積累時(shí)間以增加實(shí)際應(yīng)用的能量，達(dá)到降低信號(hào)信噪比要求的目的。隨著積累時(shí)間延長(zhǎng)，特別是當(dāng)目標(biāo)進(jìn)行變速、轉(zhuǎn)彎等機(jī)動(dòng)飛行時(shí)，目標(biāo)的多普勒回波是時(shí)變的，不再能看作平穩(wěn)信號(hào)，傳統(tǒng)
2020-03-19 16:39:328 本文檔的主要內(nèi)容詳細(xì)介紹的是雷達(dá)信號(hào)檢測(cè)的學(xué)習(xí)課件資料免費(fèi)下載包括 了：本文檔的主要內(nèi)容詳細(xì)介紹的是雷達(dá)信號(hào)檢測(cè)的學(xué)習(xí)課件資料免費(fèi)下載包括了：1 匹配濾波與相關(guān)接收，2 雷達(dá)信號(hào)最佳檢測(cè)，3 二進(jìn)制積累，4 恒虛警率處理
2020-08-19 08:00:006 無(wú)線電信號(hào)的調(diào)制類型識(shí)別是信號(hào)檢測(cè)與解調(diào)的中間步驟，已有的研究表明利用深度學(xué)習(xí)技術(shù)能高效地識(shí)別無(wú)線電信號(hào)調(diào)制類型。但對(duì)于低信噪比區(qū)間內(nèi)識(shí)別準(zhǔn)確率驟降的冋題，仍沒(méi)有一種較妤的解決方案。受到深度學(xué)習(xí)在
2021-06-16 16:47:3416 毫米波雷達(dá)信號(hào)處理系統(tǒng)（WRSP）是杭州淞柏科技公司研制的全功能高端雷達(dá)信號(hào)處理器，該處理器采用了脫機(jī)運(yùn)行、網(wǎng)絡(luò)接口，采用 DIFR硬件平臺(tái)，為機(jī)載、艦載船載、車載等各種平臺(tái)雷達(dá)。在設(shè)計(jì)上采用高集成方案，高速DSP+FPGA 完成雷達(dá)信號(hào)處理模式，可支持各種不同方式的脈沖壓縮和補(bǔ)盲。
2021-11-24 15:26:281826 
基于FPGA+DSP彈載SAR信號(hào)處理系統(tǒng)設(shè)計(jì)
2021-12-27 18:58:5121 FPGA和CPU一直是雷達(dá)信號(hào)處理不可分割的組成部分。傳統(tǒng)上FPGA用于前端處理，CPU用于后端處理。隨著雷達(dá)系統(tǒng)的處理能力越來(lái)越強(qiáng)，越來(lái)越復(fù)雜，對(duì)信息處理的需求也急劇增長(zhǎng)。為此，FPGA不斷在提高
2022-12-14 11:46:094356 雷達(dá)回波信號(hào)有兩個(gè)狀態(tài)：有目標(biāo)和沒(méi)有目標(biāo)。雷達(dá)接收的回波中，既可能有目標(biāo)回波也存在噪聲和雜波等各種干擾信號(hào)。所以雷達(dá)目標(biāo)回波信號(hào)的檢測(cè)是在噪聲和雜波干擾背景中的二元信號(hào)最佳檢測(cè)問(wèn)題。
2023-03-19 11:41:305665 為什么信噪比越高誤碼率越低？? 信噪比是指在無(wú)線通信中，信號(hào)的強(qiáng)度與背景噪聲的強(qiáng)度之比。在傳輸過(guò)程中，信號(hào)受到各種干擾，如天氣、建筑物、電子設(shè)備等的影響，造成信號(hào)變?nèi)?，同時(shí)背景噪聲也會(huì)干擾信號(hào)
2023-09-20 17:41:355765 號(hào)檢測(cè)。實(shí)現(xiàn)寬帶系統(tǒng)下的雷達(dá)脈沖信號(hào)檢測(cè)，主要面對(duì)低信噪比下的信號(hào)檢測(cè)、適應(yīng)信號(hào)和接收環(huán)境的動(dòng)態(tài)閾值檢測(cè)等問(wèn)題。
2023-11-19 10:21:443132 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論