架構(gòu)領(lǐng)域的系統(tǒng)集成及發(fā)展是未來電子市場成功的關(guān)鍵。實現(xiàn)成功的主要目標包括：使產(chǎn)品外型更小、功能更多、功耗更低，并且成本也更低。未來的集成解決方案將以當今的分離式解決方案為開發(fā)基礎(chǔ)。制造商利用工藝技術(shù)推動市場發(fā)展，向市場提供集成度更高的產(chǎn)品，在縮小尺寸、降低功耗及成本、提高可靠性的同時提高性能。
成功的路上充滿挑戰(zhàn)，特別是在測試測量與醫(yī)學成像應用領(lǐng)域尤其如此。上述領(lǐng)域涉及高精尖技術(shù)，因此要求采用速度最快、分辨率最高的電子技術(shù)，才能設(shè)計出獨樹一幟的未來產(chǎn)品。數(shù)字電子技術(shù)的發(fā)展正在推動相關(guān)領(lǐng)域的進步，而模擬電子技術(shù)也同樣重要。
    在測試測量與醫(yī)學成像應用領(lǐng)域，數(shù)字電子技術(shù)通常在軟件和／或固件控制下執(zhí)行多種復雜功能。
    現(xiàn)實世界的信號（如聲和光等）是持續(xù)的，我們需采用模擬信號處理技術(shù)來應對" 真實"的環(huán)境。用模擬電子技術(shù)通過感應器進行信號采樣并帶動傳感器。
    我們可將數(shù)模轉(zhuǎn)換器 (DAC) 與模數(shù)轉(zhuǎn)換器 (ADC) 等混合信號產(chǎn)品用于實現(xiàn)模擬和數(shù)字之間的連接。盡管這些器件搭建了數(shù)字與模擬間的橋梁，但我們?nèi)詫⑵湟暈槟M元件。
本文將給出測試測量與醫(yī)學成像應用領(lǐng)域的實例，并討論未來的發(fā)展趨勢。

醫(yī)學成像：超聲
    圖 1 給出了超聲通道的結(jié)構(gòu)圖。通常來說，接收機與發(fā)送器共用同一變送器。發(fā)送器將向變送器發(fā)送高振幅脈沖。這時將開關(guān)設(shè)置為接收機輸入，以便檢測回聲或從病人處反  回信號。
    我們提供鉗位，以確保接收通道不因發(fā)送器的高幅度信號而飽和。低噪聲放大器(LNA) 用于放大返回信號，并設(shè)置接收機的噪聲系數(shù)。
    隨著信號深入人體組織，它會逐漸減弱，而返回信號則隨著時間的流逝而要求更高的增益，以保持可接受的 ADC 水平。因此，LNA 隨后還要加上時間增益放大器，該放大器編程后可補償信號的衰減。
    信號的帶寬受低通濾波器 (LPF) 限制，能夠降低通道內(nèi)噪聲，并達到防止信號混淆的目的。由于大多數(shù)高速的高精度 ADC 都使用差分輸入，因此需將信號從單端 (SE) 轉(zhuǎn)換為差分(Diff)。信號隨后轉(zhuǎn)換為數(shù)字形式，在數(shù)字域進行進一步處理。
在超聲中形成的波束使用多個通道來構(gòu)成圖像。高性能系統(tǒng)中使用的通道超過 128個。新一代系統(tǒng)的通道數(shù)量還將繼續(xù)增加，達到 1024 個。
圖1  超聲接收機結(jié)構(gòu)圖

超聲的未來趨勢
    為了降低超聲設(shè)備的成本并提高性能，我們應當對其功能進行集成。通常集成的第一步就是將多種部件集成在一個封裝中，并借助先進的架構(gòu)進行性能提升。因此，多通道系統(tǒng)不是用單個部件就可以實現(xiàn)的，而是通過多種部件的集成來實現(xiàn)，它們可使尺寸更小、功耗及成本更低、可靠性更高。
    以TI的VCA2611/6(圖2)與ADS5271(圖3)為例，將多個放大器與 ADC 封裝在一起。這些元件可用于實施以上所示大多數(shù)模擬信號的調(diào)節(jié)工作。
    VCA2611／6 包含兩個低噪聲前置放大器 (LNP) 以及低噪聲可變增益放大器 (VGA)。VCA2611 是 VCA2616 的升級版本，其輸入處可處理 －2.0V 負向輸入峰值，在低噪聲前置放大器之前實現(xiàn)較慢的廉價輸入鉗位二極管 (VCA2616 只能處理 -0.3V 的峰值)。在某些設(shè)計中，我們甚至不需要輸入鉗位。
    VCA2611／6 集成了有源終端 (AT) 作為其架構(gòu)的一部分。通過有源終端可實現(xiàn)低輸入阻抗，與傳統(tǒng)的分路終端 (shunt termination) 相比，改善了 4.6dB 的噪聲指數(shù)。我們也可改變終結(jié)值以適應不同的信號源。有源終端結(jié)合最大增益選擇 (MGS) 可為我們實現(xiàn)最佳的噪聲性能。
    低噪聲前置放大器具備差分輸入與輸出功能，可設(shè)置實現(xiàn) 5dB、17dB、22dB 或25dB 的增益。低噪聲前置放大器的輸出可用于外部信號處理，如低通濾波。
    可變增益通過模擬電壓進行控制，其增益可在 0dB 到最大增益選擇寄存器設(shè)置的增益值之間變動。用戶能夠?qū)勺冊鲆孢M行編程，使動態(tài)范圍最優(yōu)化。VCA 輸入可從低噪聲前置放大器轉(zhuǎn)換到外接電路，以適應不同的應用。將低噪聲、增益以及增益范圍的可編程性相結(jié)合，能夠使 VCA2611／6 在許多應用中都成為一種功能豐富的構(gòu)建塊，因為對于這些應用來說噪聲特性至關(guān)重要。
    未來的 VCA2611／6 系列產(chǎn)品將實現(xiàn)更高的性能與功能，從而推動所用元件數(shù)量的減少。

圖2  VCA2611/6 功能結(jié)構(gòu)圖（二選一通道）
    ADS5271 是一款高性能、12 位、50MSPS 的 8 通道并行模數(shù)轉(zhuǎn)換器 (ADC)。ADS5271 在 20MHz 上具備 70.5dBFS（典型）的 SNR 以及 82dBc（典型）的SFDR。
3.3V CMOS 技術(shù)實現(xiàn)了非常低的功耗，僅為 957mW，這為實現(xiàn)最高的系統(tǒng)集成密度留有余地。串行 LVDS（低電壓差動信令）輸出減少了接口線路數(shù)量，減小了封裝尺寸，從而進一步提高了密度。
    ADS5271 可由內(nèi)部或外部參照驅(qū)動，不過通過內(nèi)部參照模式才能實現(xiàn)最佳性能與最簡系統(tǒng)設(shè)計。該器件采用節(jié)約面積的散熱增強型 PowerPAD、TQFP-80 封裝。
由于 ADS5271 中的通道數(shù)量已經(jīng)很高，因此該系列的未來產(chǎn)品將致力于提高采樣率。這將通過過采樣減少模擬濾波要求。

圖3  ADS5271 功能結(jié)構(gòu)圖

測試測量：引腳電子技術(shù)
    我們將自動測試測量 (ATM) 設(shè)備用于測試通信系統(tǒng)、計算機、工業(yè)系統(tǒng)以及許多其他最終應用中使用的半導體器件。接受測試的器件包括模擬、數(shù)字、混合信號、邏輯以及存儲器等。為了對這些器件進行測試，我們應生成信號，激活被測試器件(DUT) 并測量響應。用于此目的的電子技術(shù)一般稱作“引腳電子技術(shù)”，而且通常包括以下功能：
以任意電平將格式化數(shù)字模型驅(qū)動到 DUT；
從 DUT 讀取數(shù)字模型，并以任意閾值水平獲取定時測量結(jié)果；
動態(tài)設(shè)置 DUT 輸出端口的負載條件；
強制電壓并測量電流，以及強制電流，測量電壓。

我們通過以下組件來實現(xiàn)上述功能，圖 4 所示為功能結(jié)構(gòu)圖。
DAC
數(shù)模轉(zhuǎn)換器 (DAC) 生成模擬信號，其用于驅(qū)動被測試器件，并用于實現(xiàn)各種功能，如設(shè)置窗口比較器、PMU 以及有源負載水平等。12 位或 13 位的分辯率較常見，而未來產(chǎn)品則要求 16 位乃至更高的分辯率。由于可編程信號和電平數(shù)量較多，因此我們需要大量 DAC 來實現(xiàn)完整的測試解決方案。
驅(qū)動器
為了實現(xiàn)正確測試某些器件所需的電平，需要一個驅(qū)動器放大器。驅(qū)動器放大器必須能夠提供相關(guān)電壓并具備 DUT 所要求的輸出驅(qū)動功能。驅(qū)動器輸出必須為三態(tài)輸出，這樣它才不會干擾從 DUT 返回的信號的測量。
窗口比較器
窗口比較器用于測試是否成功通過。測試存儲器就是一個很好的使用實例，這時將數(shù)據(jù)模式寫入 DUT 并被讀出。
參數(shù)測量單元
參數(shù)測量單元可提供強制電壓、強制電流以及測量電壓與電流測量等功能。它可用于持續(xù)性測試，進行電壓、輸入電流以及漏電流測量。功能組合如下：
強制電壓／測量電流 (FVMI)；
強制電流／測量電壓 (FIMV)；
強制電壓／測量電壓 (FVMV)；
強制電流／測量電流 (FIMI)；
無強制／測量電壓 (FNMV)。
有源負載
有源負載可用于提供 DUT 負載。通過 DAC 輸入可對源極與汲極電流進行編程。
溫度傳感器
我們還包括了可提供溫度信息的溫度傳感器。
圖4  引腳電子技術(shù)功能結(jié)構(gòu)圖

引腳電子技術(shù)的未來趨勢
    到目前為止，引腳電子技術(shù)執(zhí)行功能時需要彼此差異很大的技術(shù)--一種技術(shù)用于高速電路，而另一種技術(shù)則用于高精度直流 (DC) 電路，而且我們還要求采用不同的技術(shù)處理混合信號（如 DAC）功能。
    盡管某些功能已經(jīng)集成到了一起，而且目前也已經(jīng)提供，但大多數(shù)解決方案都要求兩到三顆芯片才能完全實現(xiàn)測試頭。為了降低成本、提高功能引腳功能，并增加相同測試頭數(shù)量下的引腳數(shù)量，我們應當進行功能集成，外部組件必須最小化，而且還應充分挖掘有關(guān)架構(gòu)方面的改進。圖 5 顯示了我們所建議的一種引腳電子技術(shù)器件，其在同一芯片上集成了上述所有功能。
    未來，這種芯片將用于減小測試解決方案的尺寸和成本，而這也將相應降低被測試器件的制造成本，此外，由于復雜性降低，這順便也實現(xiàn)了提高可靠性的優(yōu)勢。

 圖5  集成的引腳電子技術(shù)

工藝技術(shù)實現(xiàn)了更高的集成度
    有四種制造工藝可實現(xiàn)測試測量與醫(yī)學成像領(lǐng)域更高的集成度，它們是：CBC-10、C05、BiCom II 以及 BiCom III。
CBC-10
    TI 采用 CBC-10 工藝制造 VCA2611／6，這是一種 10V 互補雙極晶體管模擬工藝，具備用于數(shù)字功能的 CMOS。
    CBC 二極晶體管的特征尺寸僅為 1 _m (drawn)，CMOS 電路的密度為 0.8 _m，是一種領(lǐng)先的工藝，為 NPN 以及 PNP 晶體管分別提供了 10GHz 和 7GHz 的截止頻率。它還具備 80V 的典型爾利電壓。此外，除了核心互補高速雙極器件之外，其還采用了模塊化方法來添加肖特基二極管、JFET 晶體管、高熱能無源器件以及亞微米 CMOS 作為可選模塊。
    該工藝實現(xiàn)了高質(zhì)量、低噪聲的 JFET 晶體管，其可實現(xiàn)出色的高阻抗輸入級。該工藝還具備可微調(diào)的薄膜電阻器以及高精度電容器，實現(xiàn)最小的寄生效應以及最佳的線性和跟蹤性能。高精度電阻器與電容器實現(xiàn)的線性為每伏特數(shù) ppm。舉例來說，高精度電容器的線性比可為 5 ppm／V，電壓系數(shù)為 10 至 50ppm／V。這就能夠?qū)崿F(xiàn)噪聲與失真性能方面的顯著提升。該工藝還為高密度 CMOS 電路提供了額外的隔離，提供了隔離構(gòu)建電路的分開場所 (separate tub)。這對混合信號設(shè)計而言是至關(guān)重要的，因為這能夠最小化串擾并改善精度，以及提高模擬電路的速度。這樣，我們就實現(xiàn)了更高的精確度、更高的增益以及更快速的模擬電路。總而言之，CBC-10 工藝實現(xiàn)了數(shù)字控制、粘接邏輯以及與微控制器與 DSP 相連的接口。除了能在 ±5V 上運行高性能模擬與混合信號電路之外，CBC 還采用 0_5 V 的 CMOS 接口。
    CBC-10 是一種非常快捷的模擬工藝，能夠制造類似 OPA847 的放大器，其增益帶寬乘積 (GBW) 達 3.9GHz，輸入噪聲低至 0.85nV／√Hz，轉(zhuǎn)換速率高達 950V／_s，而且失真很低，只有-105dBc(5MHz)。模擬功能很強，CMOS 數(shù)字功能也很強，二者相結(jié)合就實現(xiàn)了更高程度的集成功能，正如我們在 VCA2611／6 中所述。
C05
    ADS5271 采用 C05 數(shù)字工藝制造——該項工藝開發(fā)于 90 年代晚期，用于制造先進的 DSP（數(shù)字信號處理器）。目前其已是一種成熟的數(shù)字工藝，其模擬功能也在ADS5271 與 ADS5500 等產(chǎn)品中得到了進一步充分利用。
    C05 是 0.18 微米的 CMOS 工藝，它實現(xiàn)了高傳輸時間的晶體管。其采用先進的金屬系統(tǒng)來實現(xiàn)低結(jié)電容與晶體管周圍的寄生元素。這使其理想地適應于高速混合信號設(shè)計。
C05 工藝還具備隔離式 NMOS，有助于降低數(shù)字開關(guān)帶給敏感模擬節(jié)點的串擾，也可降低類似 ADS5271 的多通道部件中通道間的串擾。
我們采用智能架構(gòu)與電路技術(shù)來充分發(fā)揮高 ft 晶體管的優(yōu)勢，從而設(shè)計出市場上最快速、性能最高的 ADC。
BiCom-II
    BiCom-II 工藝是 15V 互補雙極晶體管技術(shù)，其采用電介質(zhì)隔離來降低晶體管中的寄生結(jié)電容。NPN 晶體管擁有 5GHz 的傳輸速率與 4GHz PNP，這就實現(xiàn)了快速而高性能的模擬晶體管。它能夠處理更高的電壓，這使其非常適用于要求更高電壓的引腳電子技術(shù)。
此外，BiCom-II 還包括一個高性能 5 伏亞微米數(shù)字 CMOS 工藝，能夠在芯片上實施包括數(shù)千個門極之多的邏輯功能。這種片上 CMOS 邏輯功能實施所要求的硅芯片面積更小，成本更低，比雙極邏輯的功耗更低。因此，采用 BiCom-II 工藝制造的器件將支持片上 CMOS 邏輯功能，而其門密度則比前代互補雙極工藝要高 20 倍。該工藝實現(xiàn)了集成在模擬塊中的完整的標準數(shù)字函數(shù)庫，并可使用標準的數(shù)字設(shè)計工具。
    BiCom-II 工藝實現(xiàn)了多種底層工藝技術(shù)的最佳結(jié)合，非常適用于先進的引腳電子技術(shù)應用。BiCom-II 是互補雙極與 CMOS 工藝的結(jié)合，其可提供出色的 beta 版，推出了優(yōu)秀的雙極晶體管爾利電壓產(chǎn)品，并實現(xiàn)了更簡單、更高性能的電路。15 伏互補雙極工藝實現(xiàn)了用于運算放大器中的快速晶體管，成為多種模擬功能的構(gòu)建塊。CMOS 工藝提供了 5 伏模擬晶體管，實現(xiàn)了設(shè)計靈活性。上述因素可簡化開發(fā)，并幫助 TI 以更快的速度響應市場需求，并推出全面集成的引腳電子技術(shù)產(chǎn)品。
    THS4271 是模擬功能的一個實例。它具備 1.4GHz 的帶寬，是第一款在保持極低噪聲 (3 nV／√Hz) 條件下實現(xiàn)極快轉(zhuǎn)換速率 (1000 V／_s) 的單位穩(wěn)定增益運算放大器。
BiCom-III
    BiCom-III 是一種 5V 硅鍺 (SiGe) 工藝，其開發(fā)用于超高速模擬集成電路，是基于硅技術(shù) (Si) 的電介質(zhì)絕緣工藝，在基礎(chǔ)區(qū)域添加了鍺 (Ge)。在基礎(chǔ)區(qū)添加鍺大大提高了載體的移動性，并實現(xiàn)了極快的瞬態(tài)時間。該工藝實現(xiàn)了真正的互補雙極 NPN 與 PNP 晶體管，傳輸頻率 (fT) 達 18GHz，最高頻率 (fmax) 達 40-60GHz。該工藝的速度比早期工藝提高了三倍。
    與 BiCom-II 類似，BiCom-III 工藝流程也包括高密度亞微米 CMOS 邏輯，并具備廣泛的數(shù)字庫，可實現(xiàn)高性能模擬與復雜數(shù)字功能的無縫集成。
5V 超高速模擬晶體管使該工藝理想適用于測試低電壓設(shè)備（如閃存）所需的引腳電子技術(shù)。
    我們在說明有關(guān) BiCom-III 工藝的先進性能時所舉的實例就是 THS4304，其也是第一款 3GHz 單位增益穩(wěn)定電壓反饋運算放大器。根據(jù)設(shè)計，其可用于采用 +5V 單電源工作的高速、高性能模擬信號處理鏈中。
    THS4304 可提供 3GHz －3dB 的單位增益帶寬，830V／μs 的轉(zhuǎn)換速率，在 20MHz 上 +45dBm 的輸出三級攔截 (OIP3)，2.8nV／√Hz 的輸入噪聲，以及 7.5ns 到 0.01% 的建立時間，同時靜態(tài)耗電僅為 90mW。

全面集成：片上系統(tǒng)
    制造商能夠?qū)⒏叨葟碗s的高密度數(shù)字功能集成至模擬工藝上，或更準確地說，他們在成熟的數(shù)字工藝中開發(fā)了模擬功能，并推出了許多高性能片上系統(tǒng) (SOC)。最新型的先進最高性能數(shù)字與模擬部件仍采用不同工藝進行開發(fā)，至少在不久的將來仍將保持這種狀態(tài)。
    在片上集成數(shù)字與模擬功能面臨著諸多挑戰(zhàn)。高性能數(shù)字邏輯會產(chǎn)生噪聲，并降低模擬的信噪比 (SNR)。在同一 PCB（印刷電路板）上集成快速數(shù)字邏輯與模擬要求高超的工程設(shè)計技能，這甚至比芯片級集成還要困難。
    先進的模擬電壓最近已成功地從 12V 降至 5V 和 3.3V，但還不能很輕松地降至當前數(shù)字核心電壓的水平。這是由于噪聲與工作電壓不成正比，而是基本保持常量。模擬工作電壓必須保持足夠高以實現(xiàn)良好的 SNR。較低的電壓不能提供高動態(tài)范圍模擬信號所要求的性能空間。
    先進的數(shù)字工藝不包括高性能模擬組件。此外，先進模數(shù)之間在工藝特征尺寸方面也有很大差別。模擬工藝的起點是穩(wěn)定的數(shù)字工藝。不管數(shù)字工藝晶體管的線性功能如何，我們都要用其實現(xiàn)片上模擬功能。即便如此，在工藝早期階段，我們?nèi)砸獜娬{(diào)數(shù)字部分；模擬功能只限于不需要額外工藝步驟或修改的部分。一旦工藝成熟并成功制造了最新系列的高速邏輯產(chǎn)品，數(shù)字工藝設(shè)計人員就可向下一工藝節(jié)點推進，而模擬組件設(shè)計人員則致力于在該工藝上推出更高的模擬功能。開發(fā)與完善模擬組件尚需時日。高性能模擬工藝通常比基本數(shù)字工藝的投產(chǎn)晚好幾年。

結(jié)語
    未來的競爭市場要求新工藝技術(shù)推動用于測試測量以及醫(yī)學成像設(shè)備中高性能模擬組件的集成。這將拓撲技術(shù)發(fā)展與創(chuàng)新設(shè)計解決方案進行了完美結(jié)合，從而可進一步降低成本與功耗要求、縮小尺寸、提高可靠性，并使未來設(shè)備更輕盈小巧。
    當前的技術(shù)實現(xiàn)了比以前任何時候都更高的集成度，但在同一器件上實施先進數(shù)字與高級模擬功能的真正集成還有待未來的發(fā)展才能實現(xiàn)。一旦能夠?qū)崿F(xiàn)真正集成，那么下一個目標就是降低成本。