通過LabVIEW FPGA和NI RIO設備對嵌入式系統(tǒng)進行原型化

很多設計比預期時間晚上市，并且有一些在投入市場以后發(fā)現(xiàn)未達到預定的功能和指標，因此必須采取一定的措施來加快設計流程，提高設計質(zhì)量。一種解決方案就是更早地將真實世界的信號和硬件引入到設計流程之中，進行更好的系統(tǒng)原型化，從而在早期就發(fā)現(xiàn)并修正潛在的問題。

但是在任何設計和開發(fā)流程中，在基于軟件設計和仿真工具的虛擬世界，與電子或機械測量的物理世界之間有一個很大的鴻溝。LabVIEW平臺最明顯的價值就是在虛擬世界和物理世界間的鴻溝之間建立一座橋梁。物理測量是與設計和仿真完全不同的挑戰(zhàn)，要求與廣泛的測量和控制硬件緊密集成，并以優(yōu)化的性能處理大量的通道數(shù)或超高速吞吐量。LabVIEW平臺經(jīng)過不斷演進，在物理測量領(lǐng)域提供無與匹敵的性能和靈活性。更重要的是，LabVIEW平臺是開放的，因此，設計人員可以將測量數(shù)據(jù)與仿真結(jié)果相映射，甚至互換仿真和物理數(shù)據(jù)，以用于設計中的行為建模，或者以仿真的激勵驅(qū)動物理測試，從而更為有效快速的進行系統(tǒng)原型構(gòu)建。

嵌入式系統(tǒng)開發(fā)人員如果要定制硬件用于最終的發(fā)布，很難同時并行的開發(fā)軟件和硬件，因為直到系統(tǒng)集成步驟之前，軟件從未在有代表性的硬件上經(jīng)過測試。此外，設計師們也不希望軟件開發(fā)是純理論的進行，如果直到系統(tǒng)集成測試的時候才引入I/O用真實世界的信號檢驗設計，一旦發(fā)現(xiàn)存在問題，那就意味著很難在預期時間完成設計任務了。

大多數(shù)設計師當前用評估板來進行系統(tǒng)的原型化，但是，原型板往往只具備少量的模擬和數(shù)字I/O通道，也很少支持視覺，運動或同步的功能。此外，設計師經(jīng)常因為需要傳感器或特殊I/O的支持而花費大量時間來開發(fā)定制的原型板，而這些僅僅是為了設計概念的驗證。使用靈活的、商業(yè)化的原型平臺可以大大簡化這個過程，消除其中硬件驗證和板級設計的大量工作。對于大多數(shù)系統(tǒng)，原型化平臺必須包括最終發(fā)布系統(tǒng)的同樣部件，比如用于執(zhí)行算法的實時處理器、用于高速處理的可編程邏輯器件，或者將實時處理器接口到其他部件。因此，如果這個商業(yè)化的系統(tǒng)不能滿足所有的要求，那么這個平臺必須是可擴展的，并且支持自定義。NI提供了各種硬件平臺與LabVIEW集成，完成從設計、原型到部署的全過程。例如使用LabVIEW和NI 可重復配置I/O（RIO）設備或NI CompactRIO平臺，可以快速而便捷地創(chuàng)建嵌入式系統(tǒng)的原型。從圖2可以看到，通過LabVIEW FPGA可以對多種NI RIO 設備進行配置。

圖2. LabVIEW FPGA 程序框圖 和RIO 硬件平臺

一個客戶案例是Boston Engineering公司。他們要開發(fā)一種牽力控制機用于數(shù)碼照片打印系統(tǒng)。其中，彩色墨盒通過驅(qū)動馬達饋送到打印頭，由卷帶電機和推進電機來控制牽力。切割機底盤的振動、每次打印的照片數(shù)目和每個電機的速度變化都會影響到底層的牽力?？刂葡到y(tǒng)通過兩個電機的位置來保證卷帶和推進的牽力處于設定范圍之內(nèi)，否則就會有色差。設計的牽力控制硬件需要兩個脈寬調(diào)制輸出來控制電機，兩個編碼器將轉(zhuǎn)速反饋給電機，兩個模擬輸入通道連接霍爾傳感器用來測量位置，兩根數(shù)字線用于信令。由于傳統(tǒng)的原型板無法滿足這些要求，所以需要使用可以自定義I/O的原型平臺，因此他們使用CompactRIO平臺來進行原型化工作。CompactRIO系統(tǒng)包含一個266 MHz的嵌入式微處理器，以太網(wǎng)控制器，以及背板上的1M 門FPGA。通過LabVIEW FPGA對背板上的FPGA編程，由于LabVIEW FPGA是一種圖形化的編程環(huán)境，不需要VHDL的經(jīng)驗，他們的控制、機械和電子工程師就可以直接參與到編程工作中。他們在嵌入式控制器中運行管理程序，在FPGA中運行電機控制算法，這種資源配置使得原型化構(gòu)建和最終系統(tǒng)發(fā)布在編程模式上是非常相似的。為了在FPGA中運行控制算法，他們將ZPK（zero-pole-gain）模型轉(zhuǎn)化為LabVIEW數(shù)字濾波器設計工具包中提供的一種濾波器，由于這個工具包支持LabVIEW FPGA代碼的自動生成和優(yōu)化，所以原先的ZPK模型就可以直接轉(zhuǎn)化成能夠在FPGA上運行的代碼。另外，他們還使用這個工具包對原先的浮點算法進行了定點轉(zhuǎn)換，以節(jié)約FPGA 資源，并對量化后的模型進行測試、驗證、修正從而得到預期的結(jié)果。通過這種原型化方式，他們節(jié)約了大量的開發(fā)時間。

4. 結(jié)論

隨著嵌入式系統(tǒng)復雜性的不斷增加，設計師們正在面對嚴峻的挑戰(zhàn)。產(chǎn)品上市時間的壓力大大增加了嵌入式系統(tǒng)設計“一次設計成功”的壓力，反過來也推動了系統(tǒng)級快速、高效、可靠的驗證的需求，系統(tǒng)原型化的必要性正日益增大。由于FPGA具有高性能、可重新配置、小尺寸和較低的工程開發(fā)成本等諸多優(yōu)異特性，特別是對于輸入輸出、并行性和實時性的出色性能使得它成為嵌入式系統(tǒng)原型化驗證的理想工具。

LabVIEW FPGA模塊為NI RIO硬件上的FPGA芯片提供了圖形化的開發(fā)環(huán)境。使用LabVIEW FPGA模塊，工程師們可以在運行Windows的主機上開發(fā)FPGA程序，然后用LabVIEW 進行編譯并在硬件上運行這些代碼程序。利用LabVIEW FPGA模塊，無需先掌握硬件設計知識或VHDL，就可以自己定制I/O或控制硬件電路，加速嵌入式系統(tǒng)原型化的過程。圖形化的編程模式使得更多的工程師和科學家可以使用他們的專業(yè)知識開發(fā)嵌入式應用。使用統(tǒng)一的環(huán)境進行設計、原型到發(fā)布，LabVIEW為嵌入式系統(tǒng)開發(fā)提供了前所未有的革新方式。