德州儀器 (TI) 宣布推出業(yè)界最靈活的高集成時鐘抖動清除器 (cleaner) / 乘法器 (multiplier)，可充分滿足有線通信與測量測試應(yīng)用需求。
2012-09-10 09:55:52
3326 NB3N3020DTGEVB，用于SONET的NB3N3020 PLL時鐘發(fā)??生器評估板。 NB3N3020DTG是一款高精度，低相位噪聲可選時鐘倍頻器。器件采用2 -210 MHz LVCMOS單端時鐘源
2019-09-02 08:40:14
NB3N5573DTGEVB，用于SONET的NB3N5573 PLL時鐘發(fā)??生器評估板。 NB3N5573是一款高精度，低相位噪聲時鐘發(fā)生器，支持PCI Express和以太網(wǎng)要求
2019-08-30 08:41:47
怎樣做一個乘法器電路
2013-01-09 18:26:48
請問TI有沒有類似AD835這樣的乘法器？？
2018-06-21 02:36:06
請問關(guān)于乘法器的Verilog 程序中，移位累加具體每一步是怎么走的，自己琢磨了一番，感覺不是太懂，求高手解釋。（明白二進(jìn)制乘法的計(jì)算過程）
2015-10-17 23:08:02
需求。網(wǎng)絡(luò)處理器：在網(wǎng)絡(luò)處理系統(tǒng)中，相對穩(wěn)定的時鐘信號針對數(shù)據(jù)管理和傳輸至關(guān)重要。SONET/SDH：在同步數(shù)字傳輸網(wǎng)絡(luò)中，低G靈敏度和超低相位噪聲有助于維持信號的同步性和穩(wěn)定性。COTS/兩用型系統(tǒng)：在商業(yè)現(xiàn)貨（COTS）和兩用型系統(tǒng)中，AB-x36C系列VCXO的高穩(wěn)定性和安全性得到廣泛應(yīng)用。
2025-01-14 09:14:28
/U法蘭
主要特性
高精度：提供精確的乘法運(yùn)算，誤差小。
寬帶寬：支持高頻信號處理，適用于射頻（RF）和通信系統(tǒng)。
低噪聲：在信號處理過程中引入的噪聲較低，適合高靈敏度應(yīng)用。
寬輸入范圍：支持較寬的輸入
2025-02-12 09:25:47
STM32有很多型號，高端的帶DMA、浮點(diǎn)運(yùn)算、乘法器、可編程增益放大器（PGA）、內(nèi)部看門狗、這些低性能的不也一樣有嗎？所謂的高級芯片功能體現(xiàn)在哪里？主頻更高？內(nèi)存更大？
2021-12-21 11:37:58
數(shù)據(jù)存儲在片上存儲器中，可以減少輸入/輸出延遲，從而縮短乘法器的運(yùn)算周期。
采用流水線技術(shù)：使用流水線技術(shù)將乘法操作分成多個階段，使每個階段的操作可以在不同的時鐘周期內(nèi)完成，從而并行化運(yùn)算流程，提高乘法器的運(yùn)算性能。
2025-10-21 12:13:54
有關(guān)于乘法器的相關(guān)知識和代碼。最近看到別人做乘法器， 自己也想試一試，上網(wǎng)找到特權(quán)同學(xué)的乘法器的視頻講解，但是對于我等初學(xué)者，還是搞不懂。經(jīng)過一天的分析和整理，終于明白了，想分享給那些和我一樣的菜鳥
2016-04-02 00:28:19
與２ｎ個寄存器，乘數(shù)的最低位與被乘數(shù)相乘，結(jié)果保存到結(jié)果寄存器，該結(jié)果與下一次移位的乘數(shù)與被乘數(shù)的乘積相加。迭代乘法器的優(yōu)點(diǎn)是使用的硬件資源較少且結(jié)構(gòu)簡單實(shí)現(xiàn)起來比較容易，但因?yàn)榈淮涡枰却粋€時鐘
2025-10-23 06:09:48
測量完全可行,可得到準(zhǔn)確度較高的測量結(jié)果【關(guān)鍵詞】：模擬電路參數(shù)測量;;乘法器;;LabVIEW軟件【DOI】：CNKI:SUN:LZGD.0.2010-02-009【正文快照】：模擬電路中常用的一些
2010-06-02 10:07:53
摘要：介紹了可編程邏輯器件在數(shù)字信號處理系統(tǒng)中的應(yīng)用。并運(yùn)用VHDL語言對采用Lattice公司的ispLSI1032E可編程邏輯器件所構(gòu)成的乘法器的結(jié)構(gòu)、原理及各位加法器的VHDL作了詳細(xì)的描述
2019-06-28 06:14:11
我正在研究一種適用于Vedic Maths算法的乘法器。我想對傳統(tǒng)乘法器和vedic乘法器的時序延遲進(jìn)行比較分析。我有spartan 3e和Xilinx 12.1時序分析器。請任何人都可以指導(dǎo)我
2019-07-04 06:36:45
變頻控制和乘法器的基本原理分別是什么?乘法器在變頻控制中有什么作用？
2021-04-13 06:40:36
在數(shù)字信號處理中，乘法器是整個硬件電路時序的關(guān)鍵路徑。速度和面積的優(yōu)化是乘法器設(shè)計(jì)過程的兩個主要考慮因素。由于現(xiàn)代可編程邏輯芯片F(xiàn)PGA的集成度越來越高，及其相對于ASIC設(shè)計(jì)難度較低和產(chǎn)品設(shè)計(jì)
2019-09-03 07:16:34
本文以乘法器的設(shè)計(jì)為例，來說明采用可編程邏輯器件設(shè)計(jì)數(shù)字系統(tǒng)的方法。
2021-04-29 06:22:10
周期復(fù)用加法器的部分積加和算法，我們采用了改進(jìn)的wallance樹結(jié)構(gòu)進(jìn)行部分積的快速壓縮，實(shí)現(xiàn)了單周期的乘法計(jì)算。
經(jīng)過時序分析，我們的單周期乘法器時鐘頻率可以提高至140Hz，對比普通陣列乘法器延時
2025-10-23 06:37:01
在lmx2572LP的參考時鐘輸入路徑中，有一個乘法器MULT，其輸入頻率范圍在手冊中描述為10Mhz~40MHz。當(dāng)我在TICS Pro軟件中進(jìn)行配置時，這個乘法器提示我“Maximum
2024-11-08 11:36:44
最近在做乘法器，我想問下用VHDL做軟乘法器，有點(diǎn)不懂軟乘法器，求大神帶！
2015-07-30 11:10:55
求浮點(diǎn)數(shù)乘除計(jì)算程序，求用硬件乘法器計(jì)算浮點(diǎn)數(shù)的程序
2015-11-03 22:32:47
硬件乘法器是怎么實(shí)現(xiàn)的
2023-09-22 06:53:57
一，乘法器硬件乘法器是一個通過內(nèi)部總線與 CPU 相連的 16 位外圍模塊。MSP430 單片機(jī)可以在部改變 CPU 結(jié)構(gòu)和指令的情況下增加功能，這種結(jié)構(gòu)特別適用于對運(yùn)算速度要求很嚴(yán)格的情況。硬件
2021-12-09 07:05:15
的匹配有嚴(yán)格要求，否則線性度很難保證，這樣也就對制造工藝提出了較高的要求。針對這一缺點(diǎn)，本文提出了一種新型模擬乘法器結(jié)構(gòu)，它采用減法電路來提高電路的線性度。
2019-07-16 07:40:41
蜂鳥E203為了節(jié)約資源，乘法運(yùn)算采用循環(huán)移位方式計(jì)算最終結(jié)果，這樣的乘法器需要經(jīng)過較多時鐘周期來處理數(shù)據(jù)，導(dǎo)致處理數(shù)據(jù)效率較低。為了提高計(jì)算效率，這里分享一種基于流水線思想的乘法器，即采用多個
2025-10-22 07:28:51
The NB3N3020 is a high precision, low phase noise selectable clockmultiplier. The device takes a 5
2008-10-29 09:59:40
20 AD834是美國ADI公司推出的寬頻寬、四象限、高性能的模擬乘法器.它工作穩(wěn)定,計(jì)算誤差小,并具有低失真和微功耗的特點(diǎn),本文介紹了AD834模擬乘法器的主要特性、工作原理、應(yīng)用考慮和
2009-04-27 16:36:5787 模擬乘法器AD834的原理與應(yīng)用:AD834是美國ADI公司推出的寬頻寬、四象限、高性能的模擬乘法器。它工作穩(wěn)定，計(jì)算誤差小，并具有低失真和微功耗的特點(diǎn)，本文介紹了AD834模擬乘法器
2009-09-29 10:49:21188 對數(shù)字陣列乘法器的移位加算法、Pezaris 算法、Baugh-Wooley 算法的性能進(jìn)行了分析，討論其各自的特點(diǎn)；指出進(jìn)一步提高并行快速乘法器性能的研究重點(diǎn)。關(guān)鍵詞：陣列乘法器；
2009-12-14 09:28:1641 設(shè)計(jì)了一個基于FPGA的單精度浮點(diǎn)數(shù)乘法器.設(shè)計(jì)中采用改進(jìn)的帶偏移量的冗余Booth3算法和跳躍式Wallace樹型結(jié)構(gòu),并提出對Wallace樹產(chǎn)生的2個偽和采用部分相加的方式,提高了乘法器的運(yùn)
2010-09-29 16:46:5645 模擬乘法器：The Analog MultiplierA simple embodiment of the analog multiplier is shown in Figure 24.
2009-05-16 16:18:584533 
模擬電路網(wǎng)絡(luò)課件 第四十節(jié):模擬乘法器
8.4 模擬乘法器
一、變跨導(dǎo)二象限乘法器
2009-09-17 17:04:373238 
乘法器對數(shù)運(yùn)算電路應(yīng)用
由對數(shù)電路實(shí)現(xiàn)乘法運(yùn)算的數(shù)學(xué)原理是：UO=EXP（INU11+INU12）=U11+U12
圖5.4-19示出了滿足上式的乘法器的方框
2010-04-24 16:03:192920 
乘法器的基本概念
乘法器是一種完成兩個互不相關(guān)的模擬信號相乘作用的電子器件。理想乘法器的輸出特性方程可由下式表示：
UO
2010-05-18 14:03:5915379 
1/4平方乘法器
這種乘法器是根據(jù)數(shù)學(xué)關(guān)系設(shè)計(jì)而成的，因此稱為1/4平方乘法電路，或稱1/4平方乘法器。其
2010-05-18 14:08:102258 
脈沖-寬度-高度調(diào)制乘法器
脈沖-寬度-高度調(diào)制乘法器雙稱為時間分割乘法器。這類乘法器電路原理圖如圖5.4-24A所示。圖中，三角波電壓UT和模擬輸入電壓UY
2010-05-18 14:23:532346 
N象限變跨導(dǎo)乘法器
為了克服圖5.4-25所示的乘法器的缺點(diǎn)，在基電路的基礎(chǔ)上，采用了雙重差分放大式結(jié)構(gòu)，設(shè)計(jì)出如圖5.4-27所示的N象限變跨導(dǎo)乘法器。
2010-05-18 15:24:082206 
可變跨導(dǎo)乘法器的品種
模擬乘法器就基單片結(jié)構(gòu)的形式來說，基本上分為兩大類，即用于處理交流小信號的如圖5.4-27所示的基本電路，以及適用于模擬運(yùn)算
2010-05-18 15:51:402617 
變跨導(dǎo)乘法器
這種乘法器現(xiàn)在已經(jīng)成為一種工業(yè)上的標(biāo)準(zhǔn)方法，是應(yīng)用極為廣泛的優(yōu)質(zhì)乘法器。
2010-05-18 16:00:551512 乘法器在模擬運(yùn)算電路中的應(yīng)用
相乘運(yùn)算
2010-05-18 16:48:062193 乘法器在通信電路中的應(yīng)用
普通振幅調(diào)制
2010-05-18 17:46:471561 如圖所示為有負(fù)載驅(qū)動能力的乘法電路。由乘法器MPY600和高速緩沖器OPA633組成具有負(fù)載驅(qū)動能力的乘法器電路
2011-01-29 19:01:331687 
實(shí)驗(yàn)?zāi)康?1、熟悉Xilinx的ISE 軟件的使用和設(shè)計(jì)流程； 2、掌握Modelsim仿真軟件的使用方法； 3、用乘法運(yùn)算符實(shí)現(xiàn)一個16*16 乘法器模塊； 4、用IP核實(shí)現(xiàn)一個16*16 乘法器模塊； 5、用例化語
2011-05-20 17:00:1468 本文著重介紹了一種基于WALLACETREE優(yōu)化算法的改進(jìn)型乘法器架構(gòu)。根據(jù)FPGA內(nèi)部標(biāo)準(zhǔn)獨(dú)特slice單元，有必要對WALLACE TREE部分單元加以研究優(yōu)化，從而讓在FPGA的乘法器設(shè)計(jì)中的關(guān)鍵路徑時延
2011-11-17 10:50:185847 
這個模擬乘法器原理圖可作為分壓器和乘數(shù)。該電路是由四個部分組成。晶體管匹配確定乘法電路的精確度。
2012-03-13 16:58:3623869 
低壓高頻CMOS電流乘法器原理圖通過調(diào)節(jié)跨導(dǎo)參數(shù)k和參數(shù)a，來調(diào)節(jié)乘法器的增益。參數(shù)k和MOS管的尺寸直接相關(guān)。
2012-03-14 17:25:473035 
模擬乘法器，大家自己有需要的趕緊下載吧，機(jī)不可失
2015-10-27 14:10:200 基于AD835的乘法器原理圖及PCB設(shè)計(jì)
2016-06-08 16:46:100 一個自己寫的八位數(shù)的乘法器
2016-12-01 15:45:2318 高速雙域乘法器設(shè)計(jì)及其應(yīng)用_鄭朝霞
2017-01-07 18:39:170 模擬乘法器作用及電路
2017-10-23 09:22:4029 乘法器，求模運(yùn)算部分利用Barrett約減運(yùn)算，用硬件描述語言進(jìn)行FPGA設(shè)計(jì)與實(shí)現(xiàn)，避免了除法運(yùn)算。對于192位的操作數(shù)，完成Barrett模乘需要約186個時鐘周期，計(jì)算速率可以達(dá)到269.17 Mb/s。
2017-11-08 15:18:1932 雖然許多有關(guān)調(diào)制的描述都將其描繪成一種乘法過程，但實(shí)際情況更為復(fù)雜。 首先，為清晰起見，若信號Acos（t）和未調(diào)制的載波cos（t）施加于理想乘法器的兩路輸入，則我們將得到一個調(diào)制器。這是因?yàn)閮蓚€
2017-11-15 14:45:1815 產(chǎn)生9個部分積，有效降低了部分積壓縮陣列的規(guī)模與延時．通過對5級流水線關(guān)鍵路徑中壓縮陣列和64位超前進(jìn)位（CLA）加法器的優(yōu)化設(shè)計(jì)，減少了乘法器的延時和面積．經(jīng)現(xiàn)場可編程邏輯器件仿真驗(yàn)證表明，與采用Radix-8 Booth算法的乘法器相比，該乘法器速度提高了11%，硬件資
2018-03-15 13:34:006 硬件乘法器是現(xiàn)代計(jì)算機(jī)中必不可少的一部分，其基礎(chǔ)是加法器結(jié)構(gòu)。
2018-05-11 10:52:459506 在做項(xiàng)目的過程中，經(jīng)常遇到乘法計(jì)算，乘法器的設(shè)計(jì)就尤為重要。乘法器決定了最終電路功能能否實(shí)現(xiàn)，資源使用量多少以及時序性能優(yōu)劣等。
2018-07-04 09:41:4510277 在集成電路系統(tǒng)中，模擬乘法器在信號調(diào)制解調(diào)、鑒相、頻率轉(zhuǎn)換、自動增益控制和功率因數(shù)校正控制等許多方面有著非常廣泛的應(yīng)用。實(shí)現(xiàn)模擬乘法器的方法有很多，按采用的工藝不同，可以分為三極管乘法器和CMOS乘法器。
2019-05-31 08:20:004383 
在微處理器芯片中，乘法器是進(jìn)行數(shù)字信號處理的核心，同時也是微處理器中進(jìn)行數(shù)據(jù)處理的關(guān)鍵部件。乘法器完成一次操作的周期基本上決定了微處理器的主頻。乘法器的速度和面積優(yōu)化對于整個CPU的性能來說是非常重要的。為了加快乘法器的執(zhí)行速度，減少乘法器的面積，有必要對乘法器的算法、結(jié)構(gòu)及電路的具體實(shí)現(xiàn)做深入的研究。
2019-05-15 08:27:0019926 
本文在設(shè)計(jì)實(shí)現(xiàn)乘法器時，采用了4-2和5-2混合壓縮器對部分積進(jìn)行壓縮，減少了乘法器的延時和資源占 用率；經(jīng)XilinxISE和QuartusII兩種集成開發(fā)環(huán)境下的綜合仿真測試，與用
2018-12-19 13:30:2511529 
電子發(fā)燒友網(wǎng)為你提供()NB3N3020相關(guān)產(chǎn)品參數(shù)、數(shù)據(jù)手冊，更有NB3N3020的引腳圖、接線圖、封裝手冊、中文資料、英文資料，NB3N3020真值表，NB3N3020管腳等資料，希望可以幫助到廣大的電子工程師們。
2019-04-18 20:50:09
乘法器是模擬式電子式電能表的重要組成部分，也是電能表計(jì)量誤差的最主要來源。對時分割乘法器在諧波條件下的計(jì)量誤差進(jìn)行了定量的研究與分析，根據(jù)時分割乘法器的工作原理，推導(dǎo)其在諧波條件下計(jì)量誤差的理論表達(dá)式，并通過仿真計(jì)算驗(yàn)證計(jì)量誤差量化表達(dá)式的準(zhǔn)確性。
2019-12-24 07:05:003141 
乘法器（multiplier）是一種完成兩個互不相關(guān)的模擬信號相乘作用的電子器件。它可以將兩個二進(jìn)制數(shù)相乘，它是由更基本的加法器組成的。乘法器可以通過使用一系列計(jì)算機(jī)算數(shù)技術(shù)來實(shí)現(xiàn)。乘法器不僅作為
2021-02-18 15:08:0128128 
模擬乘法器是對兩個模擬信號（電壓或電流）實(shí)現(xiàn)相乘功能的的有源非線性器件。
2021-02-18 16:37:2810781 模擬乘法器是輸出電壓與兩路輸入電壓之積成正比的有源網(wǎng)絡(luò)。理想的乘法器具有無限大的輸入阻抗及零輸出阻抗，其標(biāo)尺因子不隨頻率變化并且與電壓的大小無關(guān)。如果理想的乘法器的任意一路輸入電壓為零時，則輸出電壓就為零。換句話說，它的失調(diào)、漂移和噪聲電壓均為零。
2021-02-18 17:21:197439 
MT-079：模擬乘法器
2021-03-21 02:50:0612 在集成電路系統(tǒng)中，模擬乘法器在信號調(diào)制解調(diào)、鑒相、頻率轉(zhuǎn)換、自動增益控制和功率因數(shù)校正控制等許多方面有著非常廣泛的應(yīng)用。實(shí)現(xiàn)模擬乘法器的方法有很多，按采用的工藝不同，可以分為三極管乘法器和CMOS乘法器。
2021-03-23 09:40:197228 
MT-079：模擬乘法器
2021-04-27 10:15:3211 AD734：10 MHz四象限乘法器/除法器數(shù)據(jù)表
2021-05-15 10:18:0512 簡化合成器的有源乘法器和除法器
2021-05-16 17:15:029 乘法器，采用近似加法實(shí)現(xiàn)部分累加運(yùn)算，從而減少近似乘法器的資源消耗，同時通過流水線結(jié)構(gòu)增加系統(tǒng)的時鐘頻率，進(jìn)而提高數(shù)據(jù)吞吐率。統(tǒng)計(jì)結(jié)果表明，與精確乘法器相比，該設(shè)計(jì)可節(jié)省32.2%的查找表資源。在圖像處理應(yīng)用中，
2021-05-19 14:10:447 本設(shè)計(jì)以16位乘法器的設(shè)計(jì)為基礎(chǔ)，從而掌握現(xiàn)代大規(guī)模集成數(shù)字邏輯電路的應(yīng)用設(shè)計(jì)方法，進(jìn)一步掌握電子儀器的正確使用方法，以及掌握利用計(jì)算機(jī)進(jìn)行電子設(shè)計(jì)自動化（EDA）的基本方法。由16位加法器構(gòu)成的以
2021-06-01 09:43:5633 基于模擬乘法器MC1496的混頻電路
2022-06-07 15:21:5027 隨著3G技術(shù)的發(fā)展，關(guān)于圖像、語音、加密等數(shù)字信號處理技術(shù)隨處可見，而且信號處理的實(shí)時性也要求越高。實(shí)時性即是要求對信號處理的速度要快，而乘法器是數(shù)字信號處理中重要的基本運(yùn)算，在很大程度上影響著系統(tǒng)的性能。人們開始開發(fā)高速的乘法器。
2022-07-03 11:14:208380 我們使用調(diào)制器而不是乘法器有幾個原因。乘法器的兩個端口都是線性的，因此載波輸入上的任何噪聲或調(diào)制都會使信號輸入成倍并降低輸出，而調(diào)制器載波輸入的幅度變化大多可以忽略不計(jì)。二階機(jī)制會導(dǎo)致載波輸入端的幅度噪聲影響輸出，但在最好的調(diào)制器中，這些噪聲被最小化，這里不討論。
2023-01-30 14:26:355115 
NI Multisim 10經(jīng)典教程分享--模擬乘法器電路
2023-02-02 09:56:468508 使用IAR IDE仿真RL78內(nèi)置硬件乘法器和除法器注意事項(xiàng)
2023-10-30 17:04:142231 
該器件可接受高達(dá) 1.4GHz 的輸入頻率，與分頻器及可編程低噪聲乘法器相結(jié)合，可靈活設(shè)置頻率。附加的可編程低噪聲乘法器可幫助用戶減輕整數(shù)邊界雜散的影響。
2023-10-17 12:46:451743 電子發(fā)燒友網(wǎng)站提供《LMK04906帶6路可編程輸出的，超低噪聲時鐘抖動清除器和乘法器數(shù)據(jù)表.pdf》資料免費(fèi)下載
2024-08-21 09:21:310 電子發(fā)燒友網(wǎng)站提供《CDCF5801A具有延遲控制和相位對準(zhǔn)的時鐘乘法器數(shù)據(jù)表.pdf》資料免費(fèi)下載
2024-08-22 10:56:250 電子發(fā)燒友網(wǎng)站提供《CDCF5801時鐘乘法器數(shù)據(jù)表.pdf》資料免費(fèi)下載
2024-08-22 10:37:121 電子發(fā)燒友網(wǎng)站提供《CDCVF25084時鐘乘法器數(shù)據(jù)表.pdf》資料免費(fèi)下載
2024-08-22 11:33:270 電子發(fā)燒友網(wǎng)站提供《CDCS503帶可選SSC的時鐘緩沖器/時鐘乘法器數(shù)據(jù)表.pdf》資料免費(fèi)下載
2024-08-22 09:18:510 電子發(fā)燒友網(wǎng)站提供《CDCE706可編程3-PLL時鐘合成器/乘法器/分頻器數(shù)據(jù)表.pdf》資料免費(fèi)下載
2024-08-22 09:16:120 電子發(fā)燒友網(wǎng)站提供《CDC906可編程3-PLL時鐘合成器/乘法器/分頻器數(shù)據(jù)表.pdf》資料免費(fèi)下載
2024-08-23 11:27:275 電子發(fā)燒友網(wǎng)站提供《CDCS504-Q1時鐘緩沖器和時鐘乘法器數(shù)據(jù)表.pdf》資料免費(fèi)下載
2024-08-23 10:35:540 電子發(fā)燒友網(wǎng)站提供《1.5GHz低相位噪聲時鐘評估板.pdf》資料免費(fèi)下載
2024-12-19 14:46:230 該CDCEL824是一款基于PLL的模塊化低成本、高性能、可編程時鐘 合成器、乘法器和除頻器。它從單個輸入生成多達(dá)四個輸出時鐘 頻率。每個輸出都可以在系統(tǒng)內(nèi)編程，以達(dá)到 201 MHz 的任何時鐘
2025-09-14 10:13:17890 
CDCE937和CDCEL937器件是基于模塊化PLL的低成本、高性能、可編程時鐘合成器、乘法器和分頻器。這些器件從單個輸入頻率生成多達(dá) 7 個輸出時鐘。每個輸出都可以在系統(tǒng)內(nèi)編程，以達(dá)到230MHz的任何時鐘頻率，使用多達(dá)三個獨(dú)立的可配置PLL。
2025-09-18 15:08:29636 
CDCE925和CDCEL925是基于模塊化PLL的低成本、高性能、可編程時鐘合成器、乘法器和分頻器。CDCE925和CDCEL925從單個輸入頻率生成多達(dá)五個輸出時鐘。每個輸出都可以在系統(tǒng)內(nèi)編程，以達(dá)到230MHz的任何時鐘頻率，使用多達(dá)兩個獨(dú)立的可配置PLL。
2025-09-18 15:31:55636 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評論