（文章來源：infoq.com）

如果需要計(jì)算一些數(shù)據(jù)，最常用的方法是針對(duì)CPU或GPU這樣基于指令的架構(gòu)編寫計(jì)算所需的軟件。或者采取一種更麻煩的辦法，專門針對(duì)特定的計(jì)算需求設(shè)計(jì)出一套專用電路，而非面向CPU和GPU這樣的通用電路編寫指令。在設(shè)計(jì)出自己的電路后，還要設(shè)法實(shí)現(xiàn)所需設(shè)計(jì)，以便真正開始計(jì)算。此時(shí)可以考慮的一種方式，需要非常深厚的技術(shù)能力，你需要真正創(chuàng)建出能實(shí)現(xiàn)所需設(shè)計(jì)的電路（這種方式也叫做ASIC，即專用集成電路）。

但此時(shí)還有一種更簡(jiǎn)單的方法，這也是本文的重點(diǎn)：使用現(xiàn)場(chǎng)可編程門陣列（Field Programmable Gate Array，FPGA）這種可重構(gòu)的集成電路來實(shí)現(xiàn)自己的電路設(shè)計(jì)。我們可以將FPGA配置為自己需要的任何電路（只要FPGA能夠容納下）。這與很多程序員已經(jīng)熟悉的，基于CPU、GPU指令的硬件編程方式有著很大差異?；谥噶畹挠布峭ㄟ^軟件配置的，而FPGA是通過指定所需硬件電路配置的。

為何要用FPGA來完成計(jì)算任務(wù)，而非選擇更通用的CPU或GPU？這種方式與CPU和GPU的差異主要體現(xiàn)在下列幾方面：延遲：完成計(jì)算工作需要多久？ → FPGA在這方面更勝一籌。連接性：可以連接哪些輸入/輸出，帶寬如何？ → FPGA可以直接連接至輸入，提供非常高的帶寬。工程成本：為了表達(dá)所需計(jì)算，需要付出多少精力？ → FPGA的工程成本通常遠(yuǎn)高于基于指令的架構(gòu)，那么選擇這種方式，肯定是因?yàn)槠渌矫娴膬?yōu)勢(shì)值得這樣做。

能效：計(jì)算過程能耗如何？ → 這往往是FPGA最大的優(yōu)勢(shì)，但FPGA是否真的能勝過CPU或GPU，這主要取決于具體應(yīng)用。如果需要為噴氣式戰(zhàn)斗機(jī)的無人駕駛功能計(jì)算數(shù)據(jù)，或開發(fā)高頻算法交易引擎，低延遲肯定是必須的，此時(shí)需要讓輸入數(shù)據(jù)和得出結(jié)果之間的等待時(shí)間盡可能短。這些領(lǐng)域中FPGA遠(yuǎn)遠(yuǎn)勝過CPU（或GPU，因?yàn)镚PU也需要通過CPU進(jìn)行通信）。

FPGA很容易可以實(shí)現(xiàn)1毫秒左右，甚至低于1毫秒的延遲，而就算表現(xiàn)最好的CPU，其延遲通常也在50毫秒左右。更重要的是，F(xiàn)PGA的延遲往往是確定的。能實(shí)現(xiàn)如此低的延遲，主要原因之一在于FPGA通常專用性更強(qiáng)：無需依賴通用操作系統(tǒng)，也無需通過通用總線（例如USB或PCIe）通信。

我們可以借助FPGA將任何數(shù)據(jù)源，例如網(wǎng)絡(luò)接口或傳感器直接連接到芯片。而CPU和GPU的做法與此大為不同，它們必須通過標(biāo)準(zhǔn)化總線（如USB或PCIe）與數(shù)據(jù)源建立連接，并依賴操作系統(tǒng)向應(yīng)用程序提供數(shù)據(jù)。與芯片直接連接可獲得更高帶寬（以及更低延遲）。

有些場(chǎng)合中，這樣的高帶寬是必不可少的，例如LOFAR和SKA這樣的射電天文學(xué)應(yīng)用程序。此類應(yīng)用場(chǎng)景需要在現(xiàn)場(chǎng)部署大量專用傳感器，并產(chǎn)生海量數(shù)據(jù)。但為了提高整個(gè)系統(tǒng)的可管理性，必須大幅減少傳感器生成的數(shù)據(jù)量，隨后傳遞給應(yīng)用程序進(jìn)行處理。因此荷蘭射電天文研究所ASTRON設(shè)計(jì)了Uniboard2，這是一種包含四塊FPGA芯片的基板，其每秒可處理的數(shù)據(jù)量甚至超過了位于阿姆斯特丹的互聯(lián)網(wǎng)交換中心！

在深入討論能效問題前，先來看看FPGA一個(gè)最大的劣勢(shì)：相比基于指令的架構(gòu)（如CPU和GPU），它們的編程/配置工作實(shí)在是太難了！一般來說，這些硬件電路是通過硬件描述語言（Hardware Description Languages，HDL）描述的，如VHDL和Verilog，而軟件則可通過各種編程語言，例如Java、C和Python編程而來。

從理論角度來看，硬件描述語言和編程語言都可用于表達(dá)任何計(jì)算（這兩者都是圖靈完備的），但工程方面的細(xì)節(jié)卻存在極大差異。該領(lǐng)域目前有一個(gè)新趨勢(shì)：高級(jí)合成（High Level Synthesis，HLS），這是指使用諸如OpenCL或C++等常規(guī)編程語言為FPGA編程，借此也可實(shí)現(xiàn)更高級(jí)的抽象。然而就算使用此類編程語言，F(xiàn)PGA編程的困難程度依然要比為基于指令的系統(tǒng)編程高出一個(gè)數(shù)量級(jí)。

FPGA編程最困難的部分在于漫長(zhǎng)的編譯過程。例如在使用英特爾OpenCL編譯器的情況下，典型的FPGA程序編譯通常需要4-12小時(shí)，這是因?yàn)橐M(jìn)行繁瑣的“布局和布線（Place-and-route）”操作，將我們需要的自定義電路映射到FPGA資源，同時(shí)確保以盡可能短的路徑實(shí)現(xiàn)所需結(jié)果。這是一種非常復(fù)雜的優(yōu)化問題，整個(gè)過程需要投入巨大的運(yùn)算能力。雖然英特爾提供了一種仿真器，讓我們可以用較短時(shí)間測(cè)試最終結(jié)果的正確性，但確定并優(yōu)化性能的過程依然要經(jīng)歷冗長(zhǎng)的編譯過程。