作者：田耀杰，劉石安，吳蓉

數(shù)控電火花（electrical discharge machining，EDM）機(jī)床是一種實(shí)現(xiàn)工件精密加工的特種加工工具。早期的電火花成型加工機(jī)床的脈沖電源電路是用分立元件組成，或者是用單片機(jī)來(lái)實(shí)現(xiàn)。分立元件電路設(shè)計(jì)復(fù)雜，電路調(diào)試?yán)щy，基于單片機(jī)或者是32位的嵌入式CPU的脈沖電源性能有了很大的提高，也具有了很高的智能性，但對(duì)于不同的處理器，其移植性不太好，而且如果硬件電路一旦完成就不能進(jìn)行更改與升級(jí)。而采用現(xiàn)場(chǎng)可編程門陣列FPGA在很好的繼承單片機(jī)或者是嵌入式CPU設(shè)計(jì)的電源的優(yōu)點(diǎn)的同時(shí)，還擁有一些新的特點(diǎn)。本文提出的方案采用的是Altera公司的cylone II芯片，將Altera提供的NIOS II處理器配置到芯片上，并在NIOS II中加入用戶自己用HDL語(yǔ)言編寫的可以產(chǎn)生PWM的用戶IP模塊后就可以產(chǎn)生參數(shù)化的脈沖波，即提出了一種新型的智能脈沖電源。

1 脈沖電源的原理設(shè)計(jì)

數(shù)控機(jī)床的脈沖電源電路主要由脈沖發(fā)生器，隔離放大電路，直流電源電路，功率放大電路，開(kāi)關(guān)電路5部分。放電脈沖的產(chǎn)生過(guò)程如下，首先是脈沖發(fā)生器產(chǎn)生高頻參數(shù)化的脈沖信號(hào)，經(jīng)過(guò)光耦的隔離后，由功率推動(dòng)電路進(jìn)行功率放大，從而控制高頻開(kāi)關(guān)管的通斷。高頻開(kāi)關(guān)管的另一端接的是直流電源，該直流電經(jīng)過(guò)開(kāi)關(guān)管的通斷而產(chǎn)生高頻的放電加工脈沖電源。其核心部分即是脈沖發(fā)生器的設(shè)計(jì)。

2 嵌入式脈沖發(fā)生器的設(shè)計(jì)

只有設(shè)計(jì)出了高頻率的、參數(shù)化的脈沖發(fā)生器，脈沖加工電源的精度、參數(shù)化才可以實(shí)現(xiàn)。該電源系統(tǒng)中采用的是性價(jià)比較好的Altera公司的Cyclone II序列的FPGA芯片EP2C8Q208C7。其邏輯資源足夠?qū)崿F(xiàn)系統(tǒng)的功能。

2.1 嵌入式系統(tǒng)硬件設(shè)計(jì)

系統(tǒng)中使用的是一種軟核式的Nios II處理器，并選擇其類型為Nios／f型。Nios II處理器是Altera的第二代FPGA嵌入式處理器，其性能超過(guò)200DMIPS。嵌入式CPU定制的過(guò)程是在Quartus II中實(shí)現(xiàn)的。Quartus II是Altera提供的FPGA／CPLD開(kāi)發(fā)集成環(huán)境，它可以完成系統(tǒng)的設(shè)計(jì)與仿真。整個(gè)設(shè)計(jì)過(guò)程是：圖形或HDL編譯、分析與綜合（analysis&synthesis）、適配器件（filter）、仿真、編程文件匯編（assembler）、下載配置到FPGA。 該系統(tǒng)中除了采用NIOS II和一些常用的外設(shè)IP，還有一個(gè)用戶IP。用戶IP用于產(chǎn)生PWM的模塊pulse_generator是用VHDL編寫狀態(tài)機(jī)來(lái)實(shí)現(xiàn)的。其中一個(gè)模塊用狀態(tài)機(jī)實(shí)現(xiàn)3種狀態(tài)：分別空閑、脈寬和脈間。并由時(shí)鐘輸入、狀態(tài)控制信號(hào)以及計(jì)數(shù)器狀態(tài)來(lái)確定3種狀態(tài)之間的轉(zhuǎn)換，一般情況是在系統(tǒng)啟動(dòng)后，由空閑狀態(tài)進(jìn)入脈寬狀態(tài)后便會(huì)在脈寬、脈間2種狀態(tài)之間切換，實(shí)現(xiàn)連續(xù)的PWM。Pulse_generatot的另一個(gè)模塊就是Pulse_generator與Avalon總線的接口，通過(guò)該接口，可以讀寫Pulse_generator模塊中個(gè)寄存器的狀態(tài)，控制PWM脈寬與脈間的大小。在HDL編寫好用戶模塊后，用Quartus進(jìn)行編譯綜合正確后，可以進(jìn)行下一步的寄存器頭文件_regs.h以及C函數(shù)的編寫，在該文件的中定義的是用戶模塊的訪問(wèn)方法，提供了硬件與軟件的接口。最后將HDL文件、寄存器文件、驅(qū)動(dòng)程序在SOPC Builder中將其集成成為一個(gè)完整的、具有Avalon總線接口的用戶IP。將用戶IP與Altera的IP結(jié)合起來(lái)就可以生成硬件的脈沖發(fā)生器，它的結(jié)構(gòu)如圖1中所示。

構(gòu)成過(guò)程是在SOPC Builder中添加NIOS II、pulse_generator、uart_jatg等模塊，然后在SOPCBuilder中g(shù)enerate生成自定制的NIOS II內(nèi)核，并在工程文件.bdf文件中加入前面生成的NIOSII內(nèi)核、系統(tǒng)時(shí)鐘引腳、延時(shí)復(fù)位、PLL等模塊，并將PWM的輸出引腳指定到FPGA的I／O口，編譯綜合后就會(huì)生成硬件系統(tǒng)描述的.ptf文件。以上硬件電路全部在FPGA芯片中實(shí)現(xiàn)，對(duì)用戶是不可見(jiàn)的，所以其保密性好，用戶外部可見(jiàn)的僅僅是電路的I／O。由于硬件電路是用HDL實(shí)現(xiàn)的，因此可以進(jìn)行系統(tǒng)升級(jí)。

2.2 軟件編程實(shí)現(xiàn)

軟件編程采用Altera提供的軟件編譯環(huán)境NIOS II IDE。Nios II IDE基于開(kāi)放和可擴(kuò)展的Eclipse平臺(tái)，不僅可以將通用用戶界面和業(yè)界最好的開(kāi)發(fā)環(huán)境完美結(jié)合，還能夠與第三方工具無(wú)縫地集成在一起。Nios II IDE提供了完整的C／C++軟件開(kāi)發(fā)套件，包括編輯器、項(xiàng)目管理器和構(gòu)建工具、調(diào)試器和兼容CFI（common flash interface）的Flash編程器。Altera提供含有支持Micrium的MicroC／OS-II實(shí)時(shí)操作系統(tǒng)（RTOS）。該系統(tǒng)不用用戶修改任何代碼即可進(jìn)行系統(tǒng)移植。使Nios II開(kāi)發(fā)者能很容易地在Nios II IDE中實(shí)現(xiàn)多任務(wù)軟件開(kāi)發(fā)。

軟件的開(kāi)發(fā)過(guò)程是在IDE中創(chuàng)建一個(gè)工程文件，工程所指定的硬件系統(tǒng)即是在Quartus中生成的.ptf文件。新的工程將包括2個(gè)庫(kù)，一個(gè)是用戶的API庫(kù)，另一個(gè)是系統(tǒng)庫(kù)，系統(tǒng)的庫(kù)中包含了用戶進(jìn)行軟件編程時(shí)需要的各種頭文件、驅(qū)動(dòng)程序等。在用戶庫(kù)中可以使用C／++或者是匯編語(yǔ)言編寫脈沖參數(shù)的實(shí)現(xiàn)功能，在寫好后就可以對(duì)軟件工程進(jìn)行編譯、調(diào)試得到希望的結(jié)果后就可以軟件的工程文件.elf下載到開(kāi)發(fā)器件上。如果需要調(diào)整脈沖、脈間的參數(shù)，則可以在NIOS IDE中對(duì)脈寬與脈間的比例以及周期長(zhǎng)度進(jìn)行修改。同時(shí)通過(guò)對(duì)I／O口輸出的高低電平，可以控制每一路大功率管的關(guān)斷與否，從而做到了電流大小的控制，具有非常高的靈活性。這樣可以得到新的適合進(jìn)行粗、中精、精加工的脈沖序列。用戶程序中對(duì)脈沖控制及參數(shù)控制的代碼如下：

2.3 系統(tǒng)仿真

我們可以用Quartus對(duì)設(shè)計(jì)的系統(tǒng)的功能進(jìn)行仿真，以驗(yàn)證功能是否滿足要求。軟件文件下載到開(kāi)發(fā)板后對(duì)電路進(jìn)行仿真的結(jié)果，如圖2所示。從圖中可以看到脈寬pulse_duration_time與脈間pulse_interval_time的比例參數(shù)，以及控制寄存器的值，同時(shí)還可以看到該系統(tǒng)的輸入時(shí)鐘的周期長(zhǎng)度，放電脈沖的周期長(zhǎng)度等信息。

3 外部電路設(shè)計(jì)

外部電路主要包括直流電源、隔離放大電路、高速開(kāi)關(guān)電路、保護(hù)電路。直流電源電路是市電經(jīng)過(guò)變壓器、整流橋路電路、電容濾波電路輸出的，輸出的電壓有+80 V和120 V兩種，分別用于粗加工和精加工。脈沖發(fā)生器的PWM用來(lái)控制高頻開(kāi)關(guān)管，為了防止脈沖發(fā)生器的燒壞，要將FPGA開(kāi)發(fā)板與開(kāi)關(guān)管電路隔離開(kāi)來(lái)，而電源的頻率很高，普通光耦的會(huì)產(chǎn)生波形畸變，所以采用的是25M的高速光耦PC412S。開(kāi)關(guān)管采用的是VMOS，使用它的好處是開(kāi)關(guān)的頻率高，能夠承受的電流和電壓都比較大，但要使用輸入電容較小的VMOS，否則會(huì)影響電源關(guān)斷的速度。開(kāi)關(guān)管的驅(qū)動(dòng)電電路如圖3所示。

Q1的基極是從FPGA開(kāi)發(fā)板經(jīng)過(guò)光耦輸出的PWM脈沖信號(hào)，通過(guò)后面的驅(qū)動(dòng)電路來(lái)驅(qū)動(dòng)Q5，從而實(shí)現(xiàn)放電加工電路中采用正負(fù)電源，這樣可以提高Q5的關(guān)斷速度。Q2是小功率的VMOS管，Q3和Q是用來(lái)驅(qū)動(dòng)大功率的VMOS，所以功率不能選太小，R3與R4是用來(lái)減小系統(tǒng)波形的振蕩，其阻值不能太大，可選取100 Ω。

4 結(jié) 論

本文在EDM機(jī)理與嵌入式技術(shù)領(lǐng)域最新研究成果的基礎(chǔ)上，針對(duì)目前微細(xì)EDM加工中電源的研究現(xiàn)狀，提出了一種新型的智能型EDM脈沖電源，該電源的脈間精度可以達(dá)到0.2μs，是一般的分立軟件和集成電路所不能達(dá)到的，脈寬，脈間的大小可參數(shù)話，這些設(shè)置都是在軟件中進(jìn)行，并且采用FPGA設(shè)計(jì)具有可進(jìn)行更新，保密性好。這種新型的脈沖電源，由于高電火花脈沖放電頻率，從而提高加工精度。又因?yàn)镠DL語(yǔ)言和FPGA技術(shù)的應(yīng)用越來(lái)越廣泛，所以這種智能的脈沖電源具有很好的通用性。

責(zé)任編輯：gt