本設(shè)計(jì)中，計(jì)劃實(shí)現(xiàn)對(duì)文件的壓縮及解壓，同時(shí)優(yōu)化壓縮中所涉及的信號(hào)處理和計(jì)算密集型功能，實(shí)現(xiàn)對(duì)其的加速處理。本設(shè)計(jì)的最終目標(biāo)是證明在充分并行化的硬件體系結(jié)構(gòu) FPGA 上實(shí)現(xiàn)該算法時(shí)，可以大大提高該算法
2025-07-10 11:09:34
2199 
電子發(fā)燒友網(wǎng)核心提示 ：本文介紹了最新的Xilinx Zynq-7000 FPGA開(kāi)發(fā)板 Zedboard 。Zedboard是基于Xilinx Zynq-7000擴(kuò)展式處理平臺(tái)（EPP）的低成本開(kāi)發(fā)板，也是行業(yè)首個(gè)面向開(kāi)源社區(qū)的Zynq-7000擴(kuò)展
2012-11-26 15:09:0161576 在Zedboard上實(shí)現(xiàn)了Linux，接下來(lái)我們就可以像其他的嵌入式linux開(kāi)發(fā)一樣來(lái)使用Zedboard了。SDK提供了標(biāo)準(zhǔn)可視化的linux-arm交叉編譯鏈，不需要再進(jìn)行交叉編譯環(huán)境的搭建
2018-06-28 11:10:51
Hiteam，我有一個(gè)zedboard和vivado 13.4許可證。一切都很好，我已經(jīng)成功實(shí)現(xiàn)了一些設(shè)計(jì)我調(diào)查了adau1761 ADC并試圖通過(guò)logico axi4lite spdif來(lái)提供它
2018-12-10 10:29:01
大家好我用的是zedboard開(kāi)發(fā)板，現(xiàn)在我有一個(gè)60M的數(shù)據(jù)需要處理，全部為十進(jìn)制整形，每個(gè)數(shù)據(jù)長(zhǎng)度至少8位，目前嘗試先放入SD卡，但讀取出現(xiàn)了問(wèn)題，我用的是xilinx SDK提供的庫(kù)函數(shù)
2016-05-25 10:26:07
本人學(xué)生，在實(shí)驗(yàn)室打算做EMD算法的硬件實(shí)現(xiàn)，看了一些論文，感覺(jué)主要是單獨(dú)用FPGA實(shí)現(xiàn)，或者用DSP+FPGA實(shí)現(xiàn)（DSP做EMD算法，F(xiàn)PGA做數(shù)據(jù)流控制），請(qǐng)問(wèn)大家用哪種架構(gòu)做硬件實(shí)現(xiàn)EMD算法比較好？
2018-04-25 21:04:33
硬件控制算法可應(yīng)用的電路系統(tǒng)一般由模擬電路和數(shù)字電路組成。模擬電路用于電信號(hào)的處理和提供電源；數(shù)字電路則用于采集非電信號(hào)數(shù)據(jù)和控制系統(tǒng)。一般來(lái)說(shuō)系統(tǒng)控制使用MCU、DSP或FPGA通過(guò)軟件編程實(shí)現(xiàn)
2021-09-01 08:05:42
項(xiàng)目構(gòu)想
我們一開(kāi)始就選擇信息安全作為芯來(lái)杯比賽方向，并以Camellia算法作為算法原型。借助蜂鳥E203的協(xié)處理，能加速Camellia算法的運(yùn)算，并通過(guò)比較軟件實(shí)現(xiàn)和硬件實(shí)現(xiàn)的效果，體現(xiàn)
2025-10-30 07:04:56
FPGA實(shí)現(xiàn)的 FFT 處理器的硬件結(jié)構(gòu)。接收單元采用乒乓RAM 結(jié)構(gòu), 擴(kuò)大了數(shù)據(jù)吞吐量。中間數(shù)據(jù)緩存單元采用雙口RAM , 減少了訪問(wèn)RAM 的時(shí)鐘消耗。計(jì)算單元采用基 2 算法, 流水線結(jié)構(gòu), 可在
2017-11-21 15:55:13
智能化設(shè)計(jì)平臺(tái)，為用戶提供了一個(gè)接觸和操作底層算法的便捷途徑。
用戶無(wú)需進(jìn)行復(fù)雜的代碼編寫，可以一鍵套用工程模版，也可以通過(guò)圖形化界面自定義控制算法，就能夠輕松在實(shí)驗(yàn)室有限的環(huán)境中制作實(shí)物電路，快速開(kāi)發(fā)
2025-08-14 11:30:35
實(shí)現(xiàn)了一種I/O流水線接口，該接口具有I/O連接加速器的典型性能。FPGA/PowerPC/APU接口FPGA允許硬件設(shè)計(jì)工程師利用單芯片上的處理器、解碼邏輯、外設(shè)和協(xié)處理器實(shí)現(xiàn)一個(gè)完整的計(jì)算系統(tǒng)
2015-02-02 14:18:19
作為嵌入式開(kāi)發(fā)者往往比較關(guān)注硬件和軟件的協(xié)調(diào)。本書介紹了除法器，信號(hào)發(fā)生器，濾波器，分頻器等基本算法的電路實(shí)現(xiàn)，雖然都是基礎(chǔ)內(nèi)容，但是也是最常用到的基本模塊，本書的內(nèi)容比較對(duì)本人胃口。 我們先來(lái)
2024-11-20 13:42:09
作為嵌入式開(kāi)發(fā)者往往比較關(guān)注硬件和軟件的協(xié)調(diào)。本書介紹了除法器，信號(hào)發(fā)生器，濾波器，分頻器等基本算法的電路實(shí)現(xiàn)，雖然都是基礎(chǔ)內(nèi)容，但是也是最常用到的基本模塊。
隨著逆全球化趨勢(shì)的出現(xiàn)，過(guò)去的研發(fā)
2024-11-21 17:05:28
了大量的算術(shù)運(yùn)算，而且計(jì)算中像素相關(guān)性的要求需要存儲(chǔ)大量像素，所以硬件實(shí)現(xiàn)必須適當(dāng)減少硬件資源和RAM的使用量，從而降低ASIC的面積，本文提出如下的解決方法。4.1 流水線式的運(yùn)算處理由式(1)、式
2019-07-17 04:00:00
盡快開(kāi)發(fā)出這個(gè)功能，另外如果能讓燒錄器轉(zhuǎn)換成在線燒錄器并可以讀取FLASH，那么這個(gè)燒錄器功能就更加全面了，不過(guò)為了產(chǎn)品的差異化及開(kāi)發(fā)成本考慮，估計(jì)這個(gè)可能性比較小。
不知道，有沒(méi)有大神借助這個(gè)硬件進(jìn)行
2023-05-14 15:50:42
代碼加速和代碼轉(zhuǎn)換到硬件協(xié)處理器的方法如何采用FPGA協(xié)處理器實(shí)現(xiàn)算法加速？
2021-04-13 06:39:25
大家好，我是硬件和軟件的初學(xué)者。我的目標(biāo)是通過(guò)zedboard對(duì)視頻應(yīng)用我自己的過(guò)濾器。我已經(jīng)有了matlab代碼，我想切換到VHDL。我想通過(guò)HDLcoder轉(zhuǎn)換到simulink然后
2020-05-22 08:09:56
你好，我使用Ubuntu 14.4 lts并且我安裝了vivado和petalinux（V2015.4），所以當(dāng)我想使用SD卡在ZEDboard上啟動(dòng)時(shí)，我嘗試做我的第一個(gè)項(xiàng)目，所以當(dāng)我嘗試下面
2020-05-25 09:17:33
卡爾曼濾波算法是怎么實(shí)現(xiàn)對(duì)數(shù)據(jù)的預(yù)測(cè)處理的
2023-10-10 08:28:02
本帖最后由 gk320830 于 2015-3-8 21:23 編輯
開(kāi)始科創(chuàng)，老師給了我們一個(gè)題基于FPGA的FFT算法硬件實(shí)現(xiàn)。但是什么都不會(huì)，想找些論文看看，求相關(guān)的論文
2012-05-24 22:14:40
是處理數(shù)字信號(hào)如圖形、語(yǔ)音及圖像等領(lǐng)域的重要變換工具。快速傅里葉變換(FFT)是DFT的快速算法。FFT算法的硬件實(shí)現(xiàn)一般有3種形式：1)使用通用DSP來(lái)實(shí)現(xiàn)；2)用專用DSP來(lái)實(shí)現(xiàn)；3)通過(guò)FPGA來(lái)
2009-06-14 00:19:55
和少量 C++ 類構(gòu)成，同時(shí)提供了Python、Ruby、MATLAB等語(yǔ)言的接口，實(shí)現(xiàn)了圖像處理和計(jì)算機(jī)視覺(jué)方面的很多通用算法，基于OpenCv可以方便的實(shí)現(xiàn)各種機(jī)器視覺(jué)的圖形算法處理，起提供了各種
2018-09-21 10:42:31
具體方法與步驟
通過(guò) C 語(yǔ)言實(shí)現(xiàn)軟件算法，并驗(yàn)證了算法的有效性以后，就可以進(jìn)行算法的 HDL 轉(zhuǎn)化工作了。通過(guò)使用 Altium Designer 的 CHC 編譯器（C to Hardware
2025-10-30 07:02:09
本帖最后由 gk320830 于 2015-3-8 06:44 編輯
大家來(lái)討論一下用蟻群算法實(shí)現(xiàn)路徑規(guī)劃的硬件實(shí)現(xiàn)問(wèn)題，不僅僅是用matlab做仿真算法，具體的硬件連接都可以再下面討論，謝謝大家，共同學(xué)習(xí)~~
2013-04-26 17:19:54
一階低通濾波算法為例，在硬件電路中我們可以通過(guò)RC電路實(shí)現(xiàn)低通濾波功能，利用的便是電容原件的充放電特性。在
2021-08-09 08:23:30
能夠充分利用有限位長(zhǎng)。這樣處理比定點(diǎn)方法擴(kuò)大了動(dòng)態(tài)范圍，并且提高了精度，比浮點(diǎn)運(yùn)算在速度上有了提高。塊浮點(diǎn)結(jié)構(gòu)如圖4所示。3 結(jié) 語(yǔ)著重討論基于FPGA的64點(diǎn)高速FFT算法的實(shí)現(xiàn)方法。采用高基數(shù)結(jié)構(gòu)和流水線
2019-06-17 09:01:35
嗨，我是Vivado環(huán)境的新手，我正在嘗試通過(guò)Zedboard進(jìn)行連接，以便我可以對(duì)其進(jìn)行編程。我目前正在關(guān)注Hello World教程。我還引用了用于配置電路板的Zedboard Basic
2020-08-14 09:17:26
請(qǐng)問(wèn)如何設(shè)計(jì)一個(gè)脫機(jī)型儀表硬件平臺(tái)？
2021-04-20 06:28:28
大家好，我需要將8位SRAM（例如，http：//www.issi.com/WW/pdf/61LV5128AL.pdf）連接到我的Zedboard。我想我可以制作PCB，將SRAM焊接到其上并
2020-03-20 08:29:27
隨著移動(dòng)通信用戶不斷增多，業(yè)務(wù)需求不斷多樣化，無(wú)線接入網(wǎng)的負(fù)載也逐漸增大，基站建設(shè)成本不斷升高[ 1 ]。將基帶信號(hào)處理算法用軟件來(lái)實(shí)現(xiàn)可以大大降低基站的硬件規(guī)模和成本，因而目前移動(dòng)通信研究中對(duì)軟件
2019-08-02 08:21:55
急求直方圖均衡化的Verilog代碼或者是FPGA上算法處理的資料，多謝了
2015-06-02 17:51:33
本帖最后由 eehome 于 2013-1-5 10:04 編輯
指紋識(shí)別算法的研究及基于FPGA的硬件實(shí)現(xiàn)
2012-05-23 20:14:46
與解調(diào)、反卷積、SVD、獨(dú)立分量分析及同太民濾波等）、平穩(wěn)隨機(jī)信號(hào)的基本概念、經(jīng)典功率譜估計(jì)、參數(shù)模型功率譜估計(jì)、數(shù)字信號(hào)處理中的有限字長(zhǎng)問(wèn)題及數(shù)字信號(hào)處理的硬件實(shí)現(xiàn)等內(nèi)容。書中介紹了數(shù)字信號(hào)處理中所
2023-09-19 08:01:36
系統(tǒng)介紹數(shù)字信號(hào)處理理論、相應(yīng)的算法，以及實(shí)現(xiàn)這些算法的軟件和硬件
2016-05-04 21:29:42
不改變，轉(zhuǎn)子就會(huì)固定一個(gè)角度“鎖定”。一般不是太大的外力是不會(huì)使它轉(zhuǎn)動(dòng)的。而如果掉電（脫機(jī)）了，那么轉(zhuǎn)子就完全“放松”了，外力輕易的就可以把它轉(zhuǎn)動(dòng)。因此，一個(gè)步進(jìn)電機(jī)如果此時(shí)沒(méi)有轉(zhuǎn)，
2021-07-08 06:17:27
用FPGA硬件實(shí)現(xiàn)。 現(xiàn)在我沒(méi)有FPGA硬件實(shí)現(xiàn)的經(jīng)驗(yàn)，不知道如何用FPGA硬件實(shí)現(xiàn)小波算法。 懇請(qǐng)賜教！謝謝！
2012-11-20 21:35:16
本人大四，做一個(gè)關(guān)于腦電信號(hào)特征提取的算法分析，然后優(yōu)化后用硬件實(shí)現(xiàn)，要求比較簡(jiǎn)單，就是只要能把腦電信號(hào)中比如α波或者β波分離出來(lái)，通過(guò)對(duì)基本節(jié)律的頻域分析，提取其基本的強(qiáng)度等特征，進(jìn)而對(duì)大腦實(shí)時(shí)
2013-05-15 19:15:24
用FPGA實(shí)現(xiàn)優(yōu)化的指紋識(shí)別預(yù)處理算法在選取較優(yōu)化的指紋識(shí)別預(yù)處理算法的基礎(chǔ)上，根據(jù)算法的結(jié)構(gòu)選取具有并行處理、低功耗、速度快等特點(diǎn)的FPGA作為實(shí)現(xiàn)算法的基本器件。由于用FPGA實(shí)現(xiàn)復(fù)雜算法較傳統(tǒng)
2009-09-19 09:38:11
一般用硬件怎么實(shí)現(xiàn)rsa加密算法?
2023-10-17 07:02:42
如何使用Verilog硬件描述語(yǔ)言實(shí)現(xiàn)AES密碼算法？
2021-04-14 06:29:10
針對(duì)硬件實(shí)現(xiàn)的h.264視頻編碼算法改進(jìn)針對(duì)硬件實(shí)現(xiàn)的視頻編碼算法改進(jìn)上海交通大學(xué)圖像通信與信息處理研究所 周怡吳昊方向忠摘要’ 從硬件實(shí)現(xiàn)的角度分析了算法# 重點(diǎn)研究了占用最多運(yùn)算時(shí)間的預(yù)測(cè)部分
2008-06-25 11:35:14
針對(duì)多線尋址驅(qū)動(dòng)方案，以驅(qū)動(dòng)算法的數(shù)學(xué)理論為基礎(chǔ)，建立了可由EDA工具綜合的硬件驅(qū)動(dòng)算法模型。該算法模型綜合了FRC-PWM灰度技術(shù)的解決方案，通過(guò)FPGA驗(yàn)證：實(shí)現(xiàn)了在保證CST
2009-02-28 16:52:58
38 本文研究了SAR雷達(dá)原始數(shù)據(jù)BAVQ壓縮算法的硬件實(shí)現(xiàn)。采用ADSP21060(SHARC)芯片結(jié)合Altera公司的FLEX Xl OK l 0LC84-3芯片組成最簡(jiǎn)的系統(tǒng)，采用流水線并行處理高速有效的實(shí)現(xiàn)了BAVQ壓縮算法。
2009-05-09 10:55:2421 在現(xiàn)有的二相混沌加密算法研究的基礎(chǔ)上，提出了一種改進(jìn)的實(shí)用混沌加密算法，使其有限字長(zhǎng)效應(yīng)得到了改善，并借助于數(shù)字信號(hào)處理器TMS320VC5402實(shí)現(xiàn)了改進(jìn)方法。硬件實(shí)驗(yàn)結(jié)
2009-05-16 11:18:5825 提出用FPGA 來(lái)實(shí)現(xiàn)指紋識(shí)別算法, 代替了PC 機(jī)、通用MCU 或者DSP。算法由硬件來(lái)實(shí)現(xiàn), 提高了運(yùn)算速度。同時(shí)具體說(shuō)明了指紋識(shí)別系統(tǒng)的基本原理、系統(tǒng)總體結(jié)構(gòu)、FPGA 模塊劃分, 以及指
2009-07-22 15:17:270 基于圖像記錄設(shè)備小型化的需求，結(jié)合IDE 硬盤直寫存儲(chǔ)技術(shù)和硬件協(xié)議處理的以太網(wǎng)絡(luò)數(shù)據(jù)傳輸技術(shù)，采用現(xiàn)場(chǎng)可編程門陣列設(shè)計(jì)實(shí)現(xiàn)了一種脫機(jī)圖像記錄系統(tǒng)。該設(shè)計(jì)可獨(dú)立于
2009-09-25 16:02:0914 以直接面積等效法為基礎(chǔ)，通過(guò)對(duì)頻率進(jìn)行分段處理設(shè)計(jì)并實(shí)現(xiàn)了以DSP 為控制核心的寬頻逆變實(shí)驗(yàn)系統(tǒng)。首先分析算法的原理，然后討論基于DSP 的逆變軟件流程，最后構(gòu)建硬件
2009-12-18 14:46:5516 分別從整體和局部的角度，提出Camellia 算法幾種基于硬件編程實(shí)現(xiàn)的優(yōu)化方法。在整體角度，以輪循環(huán)和模塊復(fù)用方式實(shí)現(xiàn)緊湊型結(jié)構(gòu)，而以流水線方式實(shí)現(xiàn)高速型結(jié)構(gòu)；在局
2010-01-15 15:49:1413 摘要：從硬件實(shí)現(xiàn)的角度分析了H.264算法，重點(diǎn)研究了占用最多運(yùn)算時(shí)間的預(yù)測(cè)部分的優(yōu)化，給出了對(duì)幀內(nèi)預(yù)測(cè)、哈達(dá)馬變換以及運(yùn)動(dòng)估計(jì)算法的改進(jìn)，通過(guò)簡(jiǎn)化運(yùn)算復(fù)雜、
2006-03-24 13:29:531643 
摘要! 在實(shí)際系統(tǒng)中對(duì)游程檢測(cè)的實(shí)現(xiàn)速度$電路規(guī)模有很高的要求# 而傳統(tǒng)的檢測(cè)方法性能 較低% 針對(duì)此問(wèn)題提出了一種新的游程檢測(cè)算法% 該算法基于硬件實(shí)現(xiàn)#電路結(jié)構(gòu)簡(jiǎn)單實(shí)現(xiàn)速度
2011-03-31 15:47:0618 本內(nèi)容提供了數(shù)字信號(hào)處理-理論算法與實(shí)現(xiàn) 電子書，歡迎大家下載學(xué)習(xí)
2011-07-22 11:34:320 DV611芯片是美國(guó)ANALOG DEVICES公司生產(chǎn)的一種利用小波算法對(duì)視頻圖像進(jìn)行實(shí)時(shí)壓縮/解壓縮處理的編/解碼芯片。本文介紹一種基于ADV611芯片、同時(shí)結(jié)合TI的DSP芯片TMS320C542實(shí)現(xiàn)的一種脫機(jī)視
2011-09-17 02:04:191608 
基于ZedBoard和linux的應(yīng)用程序HelloWorld的實(shí)現(xiàn)（完整工程）獲取Zedboard可運(yùn)行的linux Digilent官網(wǎng)給出Zedboard的可運(yùn)行l(wèi)inux
2013-01-24 14:15:46152 數(shù)字信號(hào)處理知識(shí)介紹
并介紹如何通過(guò)硬件來(lái)實(shí)現(xiàn)
2015-12-28 14:19:511 從算法設(shè)計(jì)到硬件邏輯的實(shí)現(xiàn)
有需要的朋友下來(lái)看看
2015-12-29 16:47:546 如何通過(guò)STM32的串口實(shí)現(xiàn)簡(jiǎn)易脫機(jī)編程器如何通過(guò)STM32的串口實(shí)現(xiàn)簡(jiǎn)易脫機(jī)編程器如何通過(guò)STM32的串口實(shí)現(xiàn)簡(jiǎn)易脫機(jī)編程器如何通過(guò)STM32的串口實(shí)現(xiàn)簡(jiǎn)易脫機(jī)編程器。
2016-04-25 09:38:1060 本文在研究紅外焦平面陣列非均勻性的特點(diǎn)和成因后，首先設(shè)計(jì)了紅外圖像實(shí)時(shí)處理的硬件平臺(tái)。本硬件平臺(tái)以FPGA為核心處理器，外圍芯片主要有存儲(chǔ)器和D／A等。該平臺(tái)為紅外探測(cè)器提供驅(qū)動(dòng)信號(hào)，實(shí)現(xiàn)圖像算法。
2016-05-17 14:29:595 基于FPGA的數(shù)字信號(hào)處理算法研究與高效實(shí)現(xiàn)
2016-08-29 23:20:5642 利用FPGA實(shí)現(xiàn)信號(hào)處理算法是一個(gè)難度頗高的應(yīng)用，不僅涉及到對(duì)信號(hào)處理算法、FPGA芯片和開(kāi)發(fā)工具的學(xué)習(xí)，還意味著要改變傳統(tǒng)利用軟件在DSP上實(shí)現(xiàn)算法的習(xí)慣，從面向硬件實(shí)現(xiàn)的算法設(shè)計(jì)、硬件實(shí)現(xiàn)、結(jié)構(gòu)優(yōu)化和算法驗(yàn)證等多個(gè)方面進(jìn)行深入學(xué)習(xí)。
2016-12-26 17:26:4112 很久沒(méi)有更新vivado+zedboard系列的博客了。前面的十篇博客主要介紹了Xilinx vivado工具的使用流程，vivado+zedboard裸機(jī)開(kāi)發(fā)的方法以及部分Xilinx官網(wǎng)的實(shí)例
2017-02-08 16:20:111490 今天所討論的內(nèi)容就是通過(guò)QT開(kāi)發(fā)的GUI軟件來(lái)控制ZedBoard板上的硬件外設(shè)，完整的信號(hào)鏈如下：QT GUI → Linux Driver → AXI Bus → My_GPIO
2017-02-11 01:28:122939 
的要求。由于通用數(shù)字信號(hào)處理芯片能夠通過(guò)編程實(shí)現(xiàn)各種復(fù)雜的運(yùn)算，處理精度高，具有較大的靈活性，而且尺寸小、功耗低、速度快，所以一般選擇DSP芯片作為微處理器來(lái)實(shí)現(xiàn)ATR算法的工程化和實(shí)用化。 為了保證在DSP處理器上實(shí)時(shí)地實(shí)現(xiàn)ATR算法
2017-10-26 11:20:250 算法進(jìn)行深入研究，面向Xilinx K7 410T FPGA 芯片設(shè)計(jì)SHA-1算法實(shí)現(xiàn)結(jié)構(gòu)，完成SHA-1算法編程，進(jìn)行測(cè)試和后續(xù)應(yīng)用。該算法在FPGA 上實(shí)現(xiàn)，可以實(shí)現(xiàn)3.2G bit/s的吞吐率
2017-10-30 16:25:544 ） VECx技術(shù)以加速電路的計(jì)算性能，分析與評(píng)估硬件與軟件對(duì)實(shí)現(xiàn)FIR濾波算法的影響。實(shí)驗(yàn)結(jié)果表明，采用硬件等效替代的方法能使單個(gè)FIR濾波能
2017-11-03 10:29:5210 傳統(tǒng)的插值算法在視頻圖像縮放尤其是輸出高分辨率的視頻圖像時(shí)，對(duì)細(xì)節(jié)方面的處理性能較差。采用多相位插值算法實(shí)現(xiàn)視頻圖像縮放，主要闡述算法的原理及算法實(shí)現(xiàn)的硬件結(jié)構(gòu)。其中硬件電路控制部分使用Xilinx
2017-11-16 11:48:095854 
引導(dǎo)濾波算法被大量用于圖像處理領(lǐng)域中，在去雨雪、去霧、前景提取、圖像去噪、圖像增強(qiáng)、級(jí)聯(lián)采樣等方面有很好的處理效果。但是對(duì)于實(shí)時(shí)應(yīng)用，軟件實(shí)現(xiàn)難以滿足需要。提出了在SDSoC環(huán)境下利用軟硬件協(xié)同開(kāi)發(fā)
2017-11-16 14:40:181979 ZedBoard是Xilinx公司首款融合了ARM Cortex A9雙核和7系列FPGA的全可編程片上系統(tǒng)，兼具ARM和FPGA兩者的優(yōu)勢(shì)，是小型化SCA實(shí)現(xiàn)的最佳嵌入式平臺(tái)之一。本文介紹了
2017-11-17 07:19:146622 
該文介紹了ZedBoard平臺(tái)下可編程邏輯端SPI接口和ARM處理器端以太網(wǎng)遠(yuǎn)端傳輸?shù)脑O(shè)計(jì)。結(jié)合實(shí)例闡述了可編程邏輯端SPI接口設(shè)計(jì)和Linux下IP驅(qū)動(dòng)生成，以及采用UDP/IP協(xié)議實(shí)現(xiàn)以太網(wǎng)傳輸?shù)募夹g(shù)。實(shí)驗(yàn)結(jié)果證明了該系統(tǒng)能夠精確地完成實(shí)時(shí)數(shù)據(jù)傳輸。
2017-11-17 12:12:103754 根據(jù)VGA(Video Graphic Array)的原理，采用VHDL硬件描述語(yǔ)言，設(shè)計(jì)了一種基于Zedboard FPGA板卡的圖像顯示方案。實(shí)驗(yàn)結(jié)果表明，在FPGA實(shí)現(xiàn)圖片顯示，達(dá)到了預(yù)期
2017-11-18 12:42:022599 Xilinx System Generator 是專門為數(shù)字信號(hào)算法處理而推出的模型化設(shè)計(jì)平臺(tái)，可以快速、簡(jiǎn)單地將DSP系統(tǒng)的抽象算法轉(zhuǎn)換成可綜合的、可靠的硬件系統(tǒng)，彌補(bǔ)了大部分對(duì)C語(yǔ)言以及Matlab工具很熟悉的DSP工程師對(duì)于硬件描述語(yǔ)言VHDL和Verilog HDL認(rèn)識(shí)不足的缺陷。
2018-07-19 09:32:004453 
JTAG，下面我們來(lái)看看在Zedboard上面如何進(jìn)行嵌入式系統(tǒng)開(kāi)發(fā)。Xilinx提供了一整套軟硬件設(shè)計(jì)開(kāi)發(fā)工具ISE Design Suite，其中整合了各種開(kāi)發(fā)軟件，可以在Xilinx網(wǎng)站免費(fèi)下載。
2017-11-23 09:18:023280 在分布式計(jì)算和內(nèi)存為王的時(shí)代，Spark作為基于內(nèi)存計(jì)算的分布式框架技術(shù)得到了前所未有的關(guān)注與應(yīng)用。著重研究BIRCH算法在Spark上并行化的設(shè)計(jì)和實(shí)現(xiàn)，經(jīng)過(guò)理論性能分析得到并行化過(guò)程中時(shí)間消耗
2017-11-23 11:24:440 針對(duì)GPS抗干擾問(wèn)題，常用手段是在信號(hào)處理系統(tǒng)中采用自適應(yīng)調(diào)零算法來(lái)實(shí)現(xiàn)抗干擾。結(jié)合該算法文中給出了一種信號(hào)處理系統(tǒng)的硬件實(shí)現(xiàn)方案。首先概述GPS自適應(yīng)調(diào)零天線的系統(tǒng)結(jié)構(gòu)，然后給出信號(hào)處理系統(tǒng)的硬件設(shè)計(jì)思路及其功能模塊的實(shí)現(xiàn)，最后通過(guò)實(shí)測(cè)數(shù)據(jù)驗(yàn)證硬件模塊可以滿足自適應(yīng)調(diào)零算法的要求。
2017-11-24 16:19:353362 
基于MapReduce計(jì)算框架，采用Gibbs抽樣方法的并行化LDA主題模型的建立方法。利用分布式計(jì)算框架MapReduce研究了LDA主題模型的并行化實(shí)現(xiàn)，并且考察了該并行計(jì)算程序的計(jì)算性能。通過(guò)對(duì)Hadoop并行計(jì)算與單機(jī)計(jì)算進(jìn)行實(shí)驗(yàn)對(duì)比，發(fā)現(xiàn)該方法在處理大規(guī)
2017-12-05 13:51:040 本文選擇了一種新穎的圖像縮放算法進(jìn)行FPGA硬件實(shí)現(xiàn)。該算法基于奇偶分解的思想，具有復(fù)雜度低、硬件需求小和縮放效果良好等突出優(yōu)點(diǎn)。首先利用MATLAB對(duì)該算法進(jìn)行了功能驗(yàn)證，然后用縮放耗時(shí)、PSNR
2017-12-12 14:07:382 zedboard可以將邏輯資源和軟件分別映射到PS和PL中，這樣可以實(shí)現(xiàn)獨(dú)一無(wú)二和差異換的系統(tǒng)功能，主要分為兩大部分，處理系統(tǒng)和可編程邏輯。以及二者之間的互聯(lián)特性。這篇筆記主要記錄zedboard的大體架構(gòu)。
2018-06-26 06:24:007451 DSP技術(shù)作為數(shù)字化技術(shù)的基石，已經(jīng)、正在、并且還將在數(shù)字化中扮演一個(gè)不可或缺的角色。DSP的核心算法與實(shí)現(xiàn)，越來(lái)越多的人正在認(rèn)識(shí)、熟悉和使用它。依托于DSP硬件平臺(tái)來(lái)實(shí)現(xiàn)數(shù)字圖像處理，具有極高的信號(hào)處理速度，因此具有極大的優(yōu)越性。
2018-04-09 10:39:0918 Zedboard是一個(gè)基于Xilinx Zynqtm-7000全可編程SoC（AP SoC）的評(píng)估和開(kāi)發(fā)板，它結(jié)合了雙COREX-A9處理系統(tǒng)（PS）和85000系列7可編程邏輯（PL）單元，可以在
2019-02-12 17:20:32102 本文檔的主要內(nèi)容詳細(xì)介紹的是使用ZedBoard技術(shù)實(shí)現(xiàn)LED燈的教程免費(fèi)下載。
2019-12-06 10:36:0041 Rijndael算法為高級(jí)加密標(biāo)準(zhǔn)AES。AES密碼算法的加密速度快，安全級(jí)別高，已經(jīng)成為加密各種形式的電子數(shù)據(jù)的實(shí)際標(biāo)準(zhǔn)。目前，針對(duì)AES密碼算法的加密技術(shù)已成為研究熱點(diǎn)。論文提出了一種低成本的AES密碼算法的硬件實(shí)現(xiàn)方法，并且使用FPGA器件實(shí)現(xiàn)了具體的設(shè)
2020-03-19 17:16:227 介紹了應(yīng)用在軟件無(wú)線電技術(shù)中的4進(jìn)制相對(duì)相移鍵控調(diào)制解調(diào)算法原理， 完成了該調(diào)制解調(diào)算法的MATLAB 建模和仿真， 設(shè)計(jì)了基于VerilogHDL 語(yǔ)言的調(diào)制解調(diào)系統(tǒng)各個(gè)模塊及整個(gè)系統(tǒng)的硬件
2020-06-30 17:01:166 對(duì)微處理器的處理能力提出了更高的要求。由于通用數(shù)字信號(hào)處理芯片能夠通過(guò)編程實(shí)現(xiàn)各種復(fù)雜的運(yùn)算，處理精度高，具有較大的靈活性，而且尺寸小、功耗低、速度快，所以一般選擇DSP芯片作為微處理器來(lái)實(shí)現(xiàn)ATR算法的工程化和實(shí)用化。 為了保證在DS
2022-12-20 18:37:091901 在選取較優(yōu)化的指紋識(shí)別預(yù)處理算法的基礎(chǔ)上，根據(jù)算法的結(jié)構(gòu)選取具有并行處理、低功耗、速度快等特點(diǎn)的FPGA作為實(shí)現(xiàn)算法的基本器件。由于用FPGA實(shí)現(xiàn)復(fù)雜算法較傳統(tǒng)器件從思考角度和實(shí)現(xiàn)方向上都有很大區(qū)別，所以本次設(shè)計(jì)從新的方向來(lái)完成傳統(tǒng)的指紋處理的設(shè)計(jì)。實(shí)際結(jié)果表明FPGA基本達(dá)到了設(shè)計(jì)的最初要求。
2021-02-03 15:53:0011 從硬件實(shí)現(xiàn)的角度分析了H.264算法，重點(diǎn)研究了占用最多運(yùn)算時(shí)間的預(yù)測(cè)部分的優(yōu)化，給出了對(duì)幀內(nèi)預(yù)測(cè)、哈達(dá)馬變換以及運(yùn)動(dòng)估計(jì)算法的改進(jìn)，通過(guò)簡(jiǎn)化運(yùn)算復(fù)雜、效率不高的模塊以及減少模塊間數(shù)據(jù)相關(guān)性等，對(duì)硬件進(jìn)行優(yōu)化。通過(guò)對(duì)各種測(cè)試序列的仿真，證明改進(jìn)是有效的。
2021-03-17 17:04:392966 
該文在闡述了灰度圖像順序形態(tài)變換的基礎(chǔ)上，介紹了順序形態(tài)變換硬件實(shí)現(xiàn)的圖像處理系統(tǒng)．該系統(tǒng)采用DSP+FPGA的框架結(jié)構(gòu)，利用FPGA的可重構(gòu)特性將其中一片F(xiàn)PGA作為協(xié)處理器可以實(shí)現(xiàn)不同的圖像處理
2021-04-01 11:21:468 數(shù)字信號(hào)處理——理論、算法與實(shí)現(xiàn)說(shuō)明。
2021-04-26 09:17:3842 面向硬件實(shí)現(xiàn)的HEVC幀內(nèi)編碼快速算法
2021-06-21 16:30:1510 較大。為了易于算法的硬件實(shí)現(xiàn)，提出用線性逼近計(jì)算覆蓋區(qū)域邊長(zhǎng)和對(duì)數(shù)的算法。該算法用一次移位和一次加法實(shí)現(xiàn)覆蓋區(qū)域邊長(zhǎng)計(jì)算，用一次加法實(shí)現(xiàn)對(duì)數(shù)計(jì)算，降低了硬件實(shí)現(xiàn)成本。在Xinx的ZC706開(kāi)發(fā)板上實(shí)現(xiàn)了文中算法，實(shí)驗(yàn)結(jié)果表明，該算法所計(jì)
2021-06-21 17:04:178 當(dāng)今的設(shè)計(jì)工程師受到面積、功率和成本的約束，不能采用GHz級(jí)的計(jì)算機(jī)實(shí)現(xiàn)嵌入式設(shè)計(jì)。在嵌入式系統(tǒng)中，通常是由相對(duì)數(shù)量較少的算法決定最大的運(yùn)算需求。使用設(shè)計(jì)自動(dòng)化工具可以將這些算法快速轉(zhuǎn)換到硬件協(xié)
2021-09-28 10:38:044756 
電機(jī)控制算法FOC硬件化目的是加速算法執(zhí)行效率，減少CPU算力耗時(shí)，有利于縮短客戶開(kāi)發(fā)周期和降低客戶使用上的難度，進(jìn)而提高產(chǎn)品易用性和競(jìng)爭(zhēng)力，國(guó)內(nèi)芯片原廠已經(jīng)有不少?gòu)S商走上了軟件算法硬件化之路，但是硬件化勢(shì)必給客戶帶來(lái)靈活度不足等缺點(diǎn)。
2022-10-14 14:20:162432 
之前我們基于matlab板級(jí)支持包在matlab的控制下，利用ZedBoard+AD9361的硬件板卡套裝產(chǎn)生了點(diǎn)頻信號(hào)。
2022-12-30 11:06:372583 到目前為止，我們已經(jīng)描述了DSP處理器的物理架構(gòu)，解釋了DSP如何提供與傳統(tǒng)模擬電路相比的一些優(yōu)勢(shì)，并研究了數(shù)字濾波，展示了DSP的可編程特性如何適用于此類算法?，F(xiàn)在，我們來(lái)看看在硬件平臺(tái)
2023-06-17 11:49:032673 
微處理器芯片對(duì)圖像進(jìn)行編/解碼處理來(lái)實(shí)現(xiàn)。這種脫機(jī)的圖像處理系統(tǒng)由于體積小和靈活簡(jiǎn)便而受到廣泛關(guān)注。微處理器芯片可以采用專用圖像編/解碼芯片。
2023-07-23 16:15:531183 
FPGA算法是指在FPGA（現(xiàn)場(chǎng)可編程門陣列）上實(shí)現(xiàn)的算法。FPGA是一種可重構(gòu)的硬件設(shè)備，可以通過(guò)配置和編程實(shí)現(xiàn)各種不同的功能和算法，而不需要進(jìn)行硬件電路的修改。
FPGA算法可以包括
2023-08-16 14:31:233884 
電子發(fā)燒友網(wǎng)站提供《zedboard原理圖介紹.pdf》資料免費(fèi)下載
2024-04-07 09:10:0312
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論