完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > xilinx
Xilinx是全球領(lǐng)先的可編程邏輯完整解決方案的供應(yīng)商。Xilinx研發(fā)、制造并銷售范圍廣泛的高級集成電路、軟件設(shè)計工具以及作為預(yù)定義系統(tǒng)級功能的IP(Intellectual Property)核。
文章:1690個 瀏覽:131297次 帖子:5361個
在Vivado中使用SRIO高速串行協(xié)議的IP演示官方例程
在FPGA開發(fā)過程中不可避免的要使用到一些IP,有些IP是很復(fù)雜的,且指導(dǎo)手冊一般是很長的英文,僅靠看手冊和網(wǎng)絡(luò)的一些搜索,對于復(fù)雜IP的應(yīng)用可能一籌莫...
Xilinx將可能以哪種方式影響AMD的未來業(yè)務(wù)和戰(zhàn)略?
作為去年的重大收購之一,AMD收購Xilinx將對電子行業(yè)的合并產(chǎn)生重大影響。在閱讀他們關(guān)于合并的介紹時,AMD似乎在深入挖掘,以為收購Xilinx可以...
Enclustra瑞蘇盈科:航天發(fā)射數(shù)據(jù)記錄儀
在這種情況下,基于FPGA的解決方案的優(yōu)點(如固有的并行性、極高的帶寬、靈活性、對廣泛接口的支持以及集成的CPU)就發(fā)揮了作用。
2020 年 5 月,賽靈思研究實驗室的論文《FINN-R:快速探索量化神經(jīng)網(wǎng)絡(luò)的端到端深度學(xué)習(xí)框架》獲得了計算機協(xié)會 (ACM) 可重構(gòu)技術(shù)和系統(tǒng)匯刊...
2021-04-08 標(biāo)簽:神經(jīng)網(wǎng)絡(luò)Xilinx機器學(xué)習(xí) 2.1k 0
Cadence推出下一代Palladium Z2和Protium X2系統(tǒng),革命性提升硅前硬件糾錯及軟件驗證速度
Cadence擁有最完整的IP與SoC驗證、硬件與軟件回歸測試及早期軟件開發(fā)的全系列解決方案。
基于Xilinx FPGA的SDK端的深度學(xué)習(xí)開發(fā)工具包
Neural Network Runtime (N2Cube), 神經(jīng)網(wǎng)絡(luò)運行,運行時支持環(huán)境,神經(jīng)網(wǎng)絡(luò)的加載,資源管理,調(diào)度。N2Cube核心組件包括...
2021-03-30 標(biāo)簽:神經(jīng)網(wǎng)絡(luò)Xilinx驅(qū)動程序 4k 0
Xilinx Zynq系列FPGA實現(xiàn)神經(jīng)網(wǎng)絡(luò)中相關(guān)資源評估
集成在FPGA fabric模塊中的RAM,每個xilinx的FPGA中集成有多個這樣的BRAM??梢员划?dāng)作有以下特性的cache:1.不支持像處理器c...
2021-03-30 標(biāo)簽:fpga神經(jīng)網(wǎng)絡(luò)Xilinx 2.2k 0
從技術(shù)歷史的角度來看,Xilinx的收購標(biāo)志著1980年代末開始的FPGA時代走向了新階段。當(dāng)時,F(xiàn)PGA的概念吸引了數(shù)字設(shè)計師(以及風(fēng)險投資家的懷抱)...
這篇文章原名為《最新 Xilinx vivado IP許可申請》,在很久之前發(fā)布于博客園和CSDN上發(fā)布了,后來被某公眾號博主盜取發(fā)布為自己的原創(chuàng),現(xiàn)在...
2021-03-29 標(biāo)簽:Xilinx 2.0萬 0
Xilinx以成本優(yōu)化型UltraScale+產(chǎn)品組合拓展新應(yīng)用,實現(xiàn)超緊湊、高性能邊緣計算
對緊湊型智能邊緣應(yīng)用的需求正推升對處理和帶寬引擎的需求。這些引擎不僅要提供更高的性能,還要提供更高級別的計算密度,以支持最小尺寸的系統(tǒng)。
2021-03-23 標(biāo)簽:fpgaXilinxUltraScale 5k 0
Xilinx 7系列中FPGA架構(gòu)豐富的時鐘資源介紹
引言:7系列FPGA具有多個時鐘路由資源,以支持各種時鐘方案和要求,包括高扇出、短傳播延遲和極低的偏移。為了最好地利用時鐘路由資源,必須了解如何從PCB...
引言:本文我們介紹一下全局時鐘資源。全局時鐘是一個專用的互連網(wǎng)絡(luò),專門設(shè)計用于到達FPGA中各種資源的所有時鐘輸入。這些網(wǎng)絡(luò)被設(shè)計成具有低偏移和低占空比...
Xilinx 7系列FPGA架構(gòu)的區(qū)域時鐘資源介紹
引言:本文我們介紹區(qū)域時鐘資源。區(qū)域時鐘網(wǎng)絡(luò)是獨立于全局時鐘的時鐘網(wǎng)絡(luò)。不像全局時鐘,一個區(qū)域時鐘信號(BUFR)的跨度被限制在一個時鐘區(qū)域,一個I/O...
軟件定義+硬件加速,賽靈思詮釋可組合式的數(shù)據(jù)中心
“數(shù)據(jù)中心并不存在模板,因為其工作負載是持續(xù)動態(tài)變化的,并不存在單一應(yīng)用主導(dǎo)數(shù)據(jù)中心,因此現(xiàn)在數(shù)據(jù)中心在需求和應(yīng)用上面臨著持續(xù)的變化,在保持可擴展性的同...
ACU2CG MPSOC核心板發(fā)布 Xilinx Zynq UltraScale+MPSoC再添一員
Zynq? UltraScale+? MPSoC 器件不僅提供 64 位處理器可擴展性,同時還將實時控制與軟硬件引擎相結(jié)合,支持圖形、視頻、波形與數(shù)據(jù)包...
Xilinx 7系列FPGA SelectIO信號設(shè)計
引言:本文我們介紹FPGA SelectIO信號設(shè)計。本章提供了選擇I/O標(biāo)準(zhǔn)、拓撲結(jié)構(gòu)和終端的一些策略,并為更詳細的決策和驗證提供了仿真和測量方面的指...
Xilinx 7系列FPGA由四類FPGA系列組成,解決了從低成本、小尺寸、成本敏感、高容量應(yīng)用到最苛刻的高性能應(yīng)用的超高端連接帶寬、邏輯容量和信號處理...
賽靈思本周針對數(shù)據(jù)中心發(fā)布了一系列聲明,例如該公司推出了新系列的可編程網(wǎng)絡(luò)100Gb / s SmartNIC接口卡,“ SmartWorld AI”視...
Xilinx推出軟件定義、硬件加速型Alveo SmartNIC,掀起現(xiàn)代數(shù)據(jù)中心革命
賽靈思? Alveo? SN1000 是業(yè)界首個可組合式 SmartNIC 系列,面向各類功能卸載提供了軟件定義硬件加速功能。
2021-02-24 標(biāo)簽:賽靈思Xilinx數(shù)據(jù)中心 3.1k 0
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |