為了正確理解時(shí)鐘相關(guān)器件的抖動(dòng)指標(biāo)規(guī)格，同時(shí)選擇抖動(dòng)性能適合系統(tǒng)應(yīng)用的時(shí)鐘解決方案，本文詳細(xì)介紹了如何理解兩種類型時(shí)鐘驅(qū)動(dòng)器的抖動(dòng)參數(shù)，以及從鎖相環(huán)輸出噪聲特性理解時(shí)鐘器件作為合成器、抖動(dòng)濾除功能時(shí)的噪聲特性。
2013-06-21 15:40:41
19925 
當(dāng)DAQ信號(hào)鏈被隔離之后，控制采樣保持開(kāi)關(guān)的信號(hào)一般來(lái)自進(jìn)行多通道同步采樣的背板。系統(tǒng)設(shè)計(jì)人員選擇低抖動(dòng)數(shù)字隔離器至關(guān)重要，以使進(jìn)入ADC的采樣保持開(kāi)關(guān)的控制信號(hào)具有低抖動(dòng)。
2022-03-16 11:53:343322 
圖1強(qiáng)調(diào)了噪聲源而不是固有
抖動(dòng)會(huì)引起定時(shí)
抖動(dòng)錯(cuò)誤。更快的邊沿速率
減少了
時(shí)鐘信號(hào)上的電壓噪聲對(duì)
時(shí)鐘抖動(dòng)性能的影響。這種現(xiàn)象并非是僅屬于
時(shí)鐘信號(hào)的特點(diǎn)。在接收
時(shí)鐘信號(hào)或測(cè)量
抖動(dòng)性能的設(shè)備內(nèi)，這種機(jī)理也表現(xiàn)得很明顯?！?/div>
2022-11-23 07:59:49
作者：John Johnson，德州儀器 本文介紹時(shí)鐘抖動(dòng)對(duì)高速鏈路性能的影響。我們將重點(diǎn)介紹抖動(dòng)預(yù)算基礎(chǔ)。 用于在更遠(yuǎn)距離對(duì)日益增長(zhǎng)的海量數(shù)據(jù)進(jìn)行傳輸?shù)囊恍?biāo)準(zhǔn)不斷出現(xiàn)。來(lái)自各行業(yè)的工程師們組成
2018-09-19 14:23:47
本文介紹時(shí)鐘抖動(dòng)對(duì)高速鏈路性能的影響。我們將重點(diǎn)介紹抖動(dòng)預(yù)算基礎(chǔ)。 用于在更遠(yuǎn)距離對(duì)日益增長(zhǎng)的海量數(shù)據(jù)進(jìn)行傳輸?shù)囊恍?biāo)準(zhǔn)不斷出現(xiàn)。來(lái)自各行業(yè)的工程師們組成了各種委員會(huì)和標(biāo)準(zhǔn)機(jī)構(gòu)，根據(jù)其開(kāi)發(fā)標(biāo)準(zhǔn)的目標(biāo)
2022-11-23 06:59:24
很多人都知道，抖動(dòng)（這是時(shí)鐘邊沿不確定性）是不好的現(xiàn)象，其不僅可導(dǎo)致噪聲增加，而且還會(huì)降低數(shù)據(jù)轉(zhuǎn)換器的有效位數(shù) (ENOB)。例如，如果系統(tǒng)需要 100MHz 14（最小值）位的 ENOB，我們
2022-11-21 07:26:27
上升沿。圖1 —LMK03806（具有時(shí)鐘發(fā)生器、時(shí)鐘分頻器和驅(qū)動(dòng)器）的方框圖因此，您下次設(shè)計(jì)采樣系統(tǒng)時(shí)，別忘了考慮時(shí)鐘抖動(dòng)性能，因?yàn)檫@會(huì)影響整體動(dòng)態(tài)范圍。其它資源：閱讀我們的最新博客系列《定時(shí)決定一切
2018-09-13 14:18:06
最近做了一塊INA226的采樣板，在使用它采樣系統(tǒng)電流的時(shí)候，出現(xiàn)采樣電流隨系統(tǒng)電壓變化的情況。例如系統(tǒng)電壓為15V，恒流300mA 采樣得到電流為210mA，系統(tǒng)電壓為5V，依然恒流300mA
2024-12-09 08:17:18
采樣時(shí)鐘考量在高性能采樣數(shù)據(jù)系統(tǒng)中，應(yīng)使用低相位噪聲晶體振蕩器產(chǎn)生ADC（或DAC）采樣時(shí)鐘，因?yàn)?b class="flag-6" style="color: red">采樣時(shí)鐘抖動(dòng)會(huì)調(diào)制模擬輸入/輸出信號(hào)，并提高噪聲和失真底。采樣時(shí)鐘發(fā)生器應(yīng)與高噪聲數(shù)字電路隔離
2014-11-20 10:58:30
基于FPGA多通道采樣系統(tǒng)設(shè)計(jì)資料
2012-08-20 11:43:23
基于STC89C52，adc0832，7279的多路數(shù)據(jù)采樣系統(tǒng)設(shè)計(jì)匯編程序
2016-06-20 12:31:14
奈奎斯特準(zhǔn)則對(duì)數(shù)據(jù)采樣系統(tǒng)設(shè)計(jì)
2016-01-05 13:05:35
3GHz以上的系統(tǒng)中，時(shí)間抖動(dòng)（jitter）會(huì)導(dǎo)致碼間干擾（ISI），造成傳輸誤碼率上升。在此趨勢(shì)下，高速數(shù)字設(shè)備的設(shè)計(jì)師們也開(kāi)始更多地關(guān)注時(shí)序因素。在數(shù)字音頻信號(hào)中，隨著系統(tǒng)時(shí)鐘頻率的不斷提高，時(shí)間抖動(dòng)
2016-09-28 16:08:05
采樣時(shí)鐘抖動(dòng)對(duì)ADC信噪比的性能有什么影響？如何實(shí)現(xiàn)低抖動(dòng)采樣時(shí)鐘電路的設(shè)計(jì)？
2021-04-14 06:49:20
如何設(shè)計(jì)并實(shí)現(xiàn)一種高性能中頻采樣系統(tǒng)?中頻采樣系統(tǒng)系統(tǒng)總體設(shè)計(jì)由哪些組成？它們分別有什么作用？
2021-04-07 07:09:32
需要使用濾波器，根據(jù)系統(tǒng)的特性選擇什么濾波器，這樣的濾波器如何使用代碼實(shí)現(xiàn)，以及實(shí)現(xiàn)后可能會(huì)有什么樣的性能提升？”這樣“一條龍”的ADC濾波設(shè)計(jì)方法。2.高精度、中低速采樣系統(tǒng)的實(shí)際設(shè)計(jì)過(guò)程中，討論
2016-10-14 23:08:55
摘要：在數(shù)據(jù)采樣系統(tǒng)中，高于二分之一采樣率的頻率成分“混疊”(搬移)到有用頻帶。大多數(shù)時(shí)間，混疊是有害的副作用，所以在模/數(shù)(AD)轉(zhuǎn)換級(jí)之前，將“欠采樣”的較高頻率簡(jiǎn)單濾除。但有時(shí)候，特意設(shè)計(jì)利
2019-07-30 06:11:02
需求。作為該最新博客系列的開(kāi)篇文章，我將幫助您了解如何正確測(cè)量時(shí)鐘緩沖器的附加抖動(dòng)。為什么抖動(dòng)很重要？在當(dāng)今數(shù)據(jù)通信、有線及無(wú)線基礎(chǔ)設(shè)施以及其它高速應(yīng)用等高級(jí)系統(tǒng)中，時(shí)鐘抖動(dòng)是整體系統(tǒng)性能的關(guān)鍵因素。要
2018-09-13 14:38:43
在我的應(yīng)用程序中，HSPDM 觸發(fā) EVADC 同時(shí)對(duì)兩個(gè)通道進(jìn)行采樣。
我應(yīng)該如何配置 EVADC 以最大限度地減少采樣抖動(dòng)并最大限度地提高采樣率？
在用戶手冊(cè)中，它提到 SSE=0，USC=0
2024-01-18 07:59:23
設(shè)計(jì)一個(gè)基于單片機(jī)的水質(zhì)采樣系統(tǒng)，可以定時(shí)對(duì)不同深度的水層進(jìn)行采樣。單片機(jī)的選型和使用；水泵的選型和使用；相關(guān)傳感器的選型和使用；相關(guān)系統(tǒng)的集成；還需考慮制作安裝成本問(wèn)題。推薦課程：張飛軟硬開(kāi)源
2019-03-20 12:37:42
設(shè)計(jì)采樣系統(tǒng)時(shí)，關(guān)于時(shí)鐘抖動(dòng)性能如何考慮？抖動(dòng)對(duì)時(shí)鐘采樣系統(tǒng)有何影響？
2021-04-06 06:07:38
AD9444的功能和特性是什么？基于AD9444的時(shí)間交叉采樣系統(tǒng)怎樣去設(shè)計(jì)？設(shè)計(jì)時(shí)間交叉采樣系統(tǒng)有哪些注意事項(xiàng)？
2021-04-23 07:07:29
，你可以實(shí)現(xiàn)更高的性能—最多比傳統(tǒng)SAW示波器高9倍。 圖1：SAW示波器和TI LMK03328的10G鏈路性能一個(gè)低相位噪聲基準(zhǔn)時(shí)鐘轉(zhuǎn)化為串行鏈路中其它關(guān)鍵塊的更高抖動(dòng)允許量分配。隨著數(shù)據(jù)速率快速
2018-09-05 16:07:30
3GHz以上的系統(tǒng)中，時(shí)間抖動(dòng)（jitter）會(huì)導(dǎo)致碼間干擾（ISI），造成傳輸誤碼率上升。在此趨勢(shì)下，高速數(shù)字設(shè)備的設(shè)計(jì)師們也開(kāi)始更多地關(guān)注時(shí)序因素。在數(shù)字音頻信號(hào)中，隨著系統(tǒng)時(shí)鐘頻率的不斷提高，時(shí)間抖動(dòng)
2016-09-28 16:28:28
本文利用TMS320C5402 的高速計(jì)算功能，設(shè)計(jì)了一種新的交流采樣系統(tǒng)，該系統(tǒng)利用小波變換的優(yōu)越特性對(duì)采集到的電壓和電流信號(hào)進(jìn)行處理，克服了原來(lái)在計(jì)算無(wú)功功率過(guò)程中由于
2009-09-08 14:45:50
22 采樣控制系統(tǒng)與連續(xù)控制系統(tǒng)的根本區(qū)別在于采樣系統(tǒng)中既包含有連續(xù)信號(hào)，又包含有離散信號(hào)，是一個(gè)混和信號(hào)系統(tǒng)。分析和設(shè)計(jì)采樣系統(tǒng)的數(shù)學(xué)工具是Z變換，采用
2009-11-24 09:35:310 本文主要討論采樣時(shí)鐘抖動(dòng)對(duì)ADC 信噪比性能的影響以及低抖動(dòng)采樣時(shí)鐘電路的設(shè)計(jì)。
2009-11-27 11:24:0715 本文分析了晶振的漂移對(duì)GPS 接收機(jī)的影響，從鎖相環(huán)理論的角度，重點(diǎn)分析了采樣時(shí)鐘抖動(dòng)對(duì)基帶載波跟蹤和偽碼跟蹤性能的影響，并給出一種環(huán)路分級(jí)降帶寬的方法來(lái)消除這種
2009-12-19 13:49:5819 本文詳細(xì)介紹了基于TMS320F2812的電流采樣系統(tǒng)的設(shè)計(jì)方法。根據(jù)直流電流信號(hào)產(chǎn)生特點(diǎn)和采集技術(shù)的基本要求，選用合適的電流傳感器LTS25-NP，設(shè)計(jì)電壓變換電路，采用TMS320F2812型DSP
2010-07-27 16:50:0866 隨著支持直接IF采樣的更高分辨率數(shù)據(jù)轉(zhuǎn)換器的上市，系統(tǒng)設(shè)計(jì)師在選擇低抖動(dòng)時(shí)鐘電路時(shí)，需要在性能/成本之間做出權(quán)衡取舍。許多用于標(biāo)定時(shí)鐘抖動(dòng)的傳統(tǒng)方法都不適用于數(shù)
2010-11-27 17:12:4633
為提高中頻采樣系統(tǒng)性能，降低板級(jí)噪聲，加大采樣頻率的靈活性，設(shè)計(jì)并實(shí)現(xiàn)一種高性能中頻采樣系統(tǒng)。該系統(tǒng)利用AD9518-4實(shí)現(xiàn)可配置的采樣時(shí)鐘，根據(jù)不同的采樣要
2010-12-07 13:40:2322 采樣系統(tǒng)典型結(jié)構(gòu)圖
2009-01-08 14:19:461737 
USB接口技術(shù)在外置式采樣系統(tǒng)中的應(yīng)用
一、前言：
---- 中高速、高精度連續(xù)采樣系統(tǒng)由
2009-02-08 10:47:06855 
理解不同類型的時(shí)鐘抖動(dòng)
抖動(dòng)定義為信號(hào)距離其理想位置的偏離。本文將重點(diǎn)研究時(shí)鐘抖動(dòng)，并探討下面幾種類型的時(shí)鐘抖動(dòng)：相鄰周期抖動(dòng)、周期抖動(dòng)、時(shí)間間隔誤
2010-01-06 11:48:112094 
利用TMS320F2812變頻電源的交流采樣系統(tǒng)設(shè)計(jì)方案
概述：本文介紹利用HCNR200及TMS320F2812內(nèi)置ADC采集交流電壓和負(fù)載電流信號(hào)的系統(tǒng)設(shè)計(jì)。HCNR200是一款
2010-03-22 14:36:442415 
基于DDS的時(shí)鐘抖動(dòng)性能與DAC重構(gòu)濾波器性能的關(guān)系
2011-11-25 00:01:0036 如果明智地選擇時(shí)鐘，一份簡(jiǎn)單的抖動(dòng)規(guī)范幾乎是不夠的。而重要的是，你要知道時(shí)鐘噪聲的帶寬和頻譜形狀，才能在采樣過(guò)程中適當(dāng)?shù)貙⑺鼈兛紤]進(jìn)去。很多系統(tǒng)設(shè)計(jì)師對(duì)數(shù)據(jù)轉(zhuǎn)換器
2012-05-08 15:29:0047 200MHz實(shí)時(shí)采樣系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)，下來(lái)看看。
2016-02-19 16:39:580 基于FPGA多通道采樣系統(tǒng)設(shè)計(jì)資料，有興趣的同學(xué)可以下載學(xué)習(xí)
2016-04-28 14:29:5648 寬帶雷達(dá)信號(hào)的低雜散采樣系統(tǒng)研究_王龍
2017-01-08 10:47:210 基于FPGA的高速多通道AD采樣系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)_徐加彥
2017-01-18 20:23:5812 基于TMS320F2812變頻電源的交流采樣系統(tǒng)設(shè)計(jì)_王榮海
2017-03-19 11:46:357 的系統(tǒng)設(shè)計(jì)，如在某些情況下系統(tǒng)性能極限由系統(tǒng)決定時(shí)序裕量。所以對(duì)時(shí)序抖動(dòng)有很好的了解在系統(tǒng)設(shè)計(jì)中變得非常重要?？?b class="flag-6" style="color: red">抖動(dòng)可以隨機(jī)抖動(dòng)和確定性抖動(dòng)分離組件。我們將不討論抖動(dòng)的組件本申請(qǐng)說(shuō)明。我們將專注于不同類型的時(shí)鐘
2017-04-01 16:13:186 了解高速ADC時(shí)鐘抖動(dòng)的影響將高速信號(hào)數(shù)字化到高分辨率要求仔細(xì)選擇一個(gè)時(shí)鐘，不會(huì)妥協(xié)模數(shù)轉(zhuǎn)換器的采樣性能（ADC）。 在這篇文章中，我們希望給讀者一個(gè)更好的了解時(shí)鐘抖動(dòng)及其影響高速模數(shù)轉(zhuǎn)換器的性能
2017-05-15 15:20:5913 級(jí)，從而降低成本和功耗。在欠采樣接收機(jī)設(shè)計(jì)中必須要特別注意采樣時(shí)鐘，因?yàn)樵谝恍└咻斎腩l率下時(shí)鐘抖動(dòng)會(huì)成為限制信噪比（SNR） 的主要原因。 本系列文章共有三部分，第1 部分重點(diǎn)介紹如何準(zhǔn)確地估算某個(gè)時(shí)鐘源的抖動(dòng)，以及如何將其與AD
2017-05-18 09:47:381 本文分析了晶振的漂移對(duì) GPS 接收機(jī)的影響，從鎖相環(huán)理論的角度，重點(diǎn)分析了采樣時(shí)鐘抖動(dòng)對(duì)基帶載波跟蹤和偽碼跟蹤性能的影響，并給出一種環(huán)路分級(jí)降帶寬的方法來(lái)消除這種影響。該方法在保證最終偽碼跟蹤精度
2017-11-27 14:45:0512 本文主要討論采樣時(shí)鐘抖動(dòng)對(duì) ADC 信噪比性能的影響以及低抖動(dòng)采樣時(shí)鐘電路的設(shè)計(jì)。 ADC 是現(xiàn)代數(shù)字解調(diào)器和軟件無(wú)線電接收機(jī)中連接模擬信號(hào)處理部分和數(shù)字信號(hào)處理部分的橋梁，其性能在很大程度上決定了
2017-11-27 14:59:2018 時(shí)域采樣理論與頻域采樣理論是數(shù)字信號(hào)處理中的重要理論，本文首先簡(jiǎn)單介紹信號(hào)處理過(guò)程中時(shí)域采樣和頻域采樣的原理，接著基于NI LabVIEW 2015平臺(tái)，設(shè)計(jì)開(kāi)發(fā)了采樣定理驗(yàn)證系統(tǒng)，在時(shí)域采樣系統(tǒng)中
2018-04-09 10:49:0414 仔細(xì)觀察某個(gè)采樣點(diǎn)，可以看到計(jì)時(shí)不準(zhǔn)（時(shí)鐘抖動(dòng)或時(shí)鐘相位噪聲）是如何形成振幅變化的。由于高 Nyquist 區(qū)域（例如，f1 = 10 MHz 到 f2 = 110 MHz）欠采樣帶來(lái)輸入頻率的增加，固定數(shù)量的時(shí)鐘抖動(dòng)自理想采樣點(diǎn)產(chǎn)生更大數(shù)量的振幅偏差（噪聲）。
2018-05-14 08:51:403 ADI公司推出三集系列在線研討會(huì)來(lái)關(guān)注模擬電氣信號(hào)到數(shù)字信號(hào)的轉(zhuǎn)換，以便通過(guò)DSP、微控制器或其它嵌入式處理器來(lái)分析和處理，本研討會(huì)是第一集。但在使用數(shù)據(jù)轉(zhuǎn)換器之前，我們需要先了解數(shù)據(jù)采樣系統(tǒng)的基礎(chǔ)知識(shí)：?jiǎn)螛O性和雙極性代碼、傳遞函數(shù)、奈奎斯特原理、濾波器等等。
2018-05-24 14:50:005301 
針對(duì)線性調(diào)頻連續(xù)波汽車防撞雷達(dá)回波信號(hào)的特點(diǎn)，選用串行差分ADC，設(shè)計(jì)了一種基于DSP的SPORT口的I、Q雙通道采樣系統(tǒng)，并通過(guò)實(shí)驗(yàn)驗(yàn)證了系統(tǒng)的正確性。
2018-12-19 11:49:491528 
ADI研討會(huì):高性能時(shí)鐘: 解密抖動(dòng)
2019-08-20 06:05:002532 ADI公司推出三集系列在線研討會(huì)來(lái)關(guān)注模擬電氣信號(hào)到數(shù)字信號(hào)的轉(zhuǎn)換，以便通過(guò)DSP、微控制器或其它嵌入式處理器來(lái)分析和處理，本研討會(huì)是第一集。但在使用數(shù)據(jù)轉(zhuǎn)換器之前，我們需要先了解數(shù)據(jù)采樣系統(tǒng)的基礎(chǔ)知識(shí)：?jiǎn)螛O性和雙極性代碼、傳遞函數(shù)、奈奎斯特原理、濾波器等等。
2019-06-10 06:01:003857 
時(shí)鐘抖動(dòng)性能主題似乎是時(shí)鐘，ADC和電源的當(dāng)前焦點(diǎn)供應(yīng)廠家。理由很清楚;時(shí)鐘抖動(dòng)會(huì)干擾包括高速ADC在內(nèi)的數(shù)字電路的性能。高速時(shí)鐘可以對(duì)它們所接收的功率的“清潔度”非常敏感，盡管量化關(guān)系需要一些努力。
2019-09-14 11:24:009399 
本文針對(duì)全方位的信號(hào)路徑系統(tǒng)中的高速全差分運(yùn)放及高頻寬14位模擬/數(shù)字轉(zhuǎn)換器的隨機(jī)及固定時(shí)鐘抖動(dòng)，具體分析、研究了超低噪聲兼時(shí)鐘抖動(dòng)濾除技術(shù)。研究選用雙級(jí)聯(lián)PLLatinum架構(gòu)，配置高性能壓控振蕩器（VCXO），很好地實(shí)現(xiàn)了降噪和時(shí)鐘抖動(dòng)濾除的作用。
2020-09-23 10:45:002 ADC是現(xiàn)代數(shù)字解調(diào)器和軟件無(wú)線電接收機(jī)中連接模擬信號(hào)處理部分和數(shù)字信號(hào)處理部分的橋梁，其性能在很大程度上決定了接收機(jī)的整體性能。在A/D轉(zhuǎn)換過(guò)程中引入的噪聲來(lái)源較多，主要包括熱噪聲、ADC電源的紋波、參考電平的紋波、采樣時(shí)鐘抖動(dòng)引起的相位噪聲以及量化錯(cuò)誤引起的噪聲等。
2020-07-24 11:02:571559 
和高性能的優(yōu)勢(shì)，高性能設(shè)計(jì)中使用了高速串行總線。使用串行數(shù)據(jù)連接將數(shù)據(jù)從系統(tǒng)中的一個(gè)點(diǎn)傳輸?shù)搅硪稽c(diǎn)。時(shí)鐘和數(shù)據(jù)恢復(fù)電路用于將系統(tǒng)中的數(shù)據(jù)從發(fā)送方準(zhǔn)確地發(fā)送到接收方。 ? 在接收側(cè)對(duì)數(shù)據(jù)的準(zhǔn)確解釋主要取決于具有
2021-02-20 14:20:509052 
AN-1221: 使用ADF4002 PLL產(chǎn)生高速模數(shù)轉(zhuǎn)換器所需的極低抖動(dòng)編碼(采樣)時(shí)鐘
2021-03-19 08:59:0013 MT-002: 奈奎斯特準(zhǔn)則對(duì)數(shù)據(jù)采樣系統(tǒng)設(shè)計(jì)有何意義
2021-03-20 10:16:345 前言 ：本文我們介紹下ADC采樣時(shí)鐘的抖動(dòng)（Jitter）參數(shù)對(duì)ADC采樣的影響，主要介紹以下內(nèi)容： 時(shí)鐘抖動(dòng)的構(gòu)成 時(shí)鐘抖動(dòng)對(duì)ADC SNR的影響 如何計(jì)算時(shí)鐘抖動(dòng) 如何優(yōu)化時(shí)鐘抖動(dòng) 1.采樣理論
2021-04-07 16:43:4510607 
AN-1576：采用AD9958 500 MSPS DDS或AD9858 1 GSPS DDS和AD9515時(shí)鐘分配IC的高性能ADC的低抖動(dòng)采樣時(shí)鐘發(fā)生器
2021-04-30 09:48:4214 為解決對(duì)非線性采樣系統(tǒng)的狀態(tài)空間 Hammerstein模型難以辨識(shí)的問(wèn)題，提岀了基于組合信號(hào)源的辨識(shí)方法。首先用組合信號(hào)源將靜態(tài)非線性環(huán)節(jié)和動(dòng)態(tài)線性環(huán)節(jié)分離。其次，采用模糊神經(jīng)模型擬合靜態(tài)非線性
2021-05-31 14:32:5412 作者: Richard Zarr
如果您在通信行業(yè)工作，那么您可能很熟悉抖動(dòng)對(duì)系統(tǒng)性能的影響。抖動(dòng)不僅會(huì)降低數(shù)據(jù)轉(zhuǎn)換器的性能，而且還可在高速數(shù)字系統(tǒng)中產(chǎn)生誤碼。憑直覺(jué)判斷，給時(shí)鐘增加噪聲會(huì)增大系統(tǒng)
2021-11-23 17:45:072967 
PCIe 和網(wǎng)絡(luò)時(shí)鐘抖動(dòng)測(cè)量之間的另一個(gè)顯著差異在圖 2 中并不明顯。數(shù)字采樣示波器 （DSO） 用于獲取時(shí)鐘周期或波形文件以計(jì)算 PCIe 時(shí)鐘抖動(dòng)，而不是 PNA。造成這種情況的主要原因是 PCIe 時(shí)鐘支持?jǐn)U頻，而網(wǎng)絡(luò)時(shí)鐘不支持，而且從歷史上看，PNA 一直無(wú)法使用正在擴(kuò)頻的時(shí)鐘。
2022-05-05 15:50:447109 
AC 和 DC 精度，而無(wú)需犧牲 DC 精度以獲得更高的采樣率。然而，為了實(shí)現(xiàn)高 AC 性能，例如信噪比 (SNR)，系統(tǒng)設(shè)計(jì)人員需要考慮采樣時(shí)鐘信號(hào)或控制采樣和轉(zhuǎn)換的轉(zhuǎn)換啟動(dòng)信號(hào)上的抖動(dòng)引入的誤差。在
2022-07-19 16:37:372699 
超低抖動(dòng)時(shí)鐘發(fā)生器如何優(yōu)化串行鏈路系統(tǒng)性能
2022-11-04 09:50:150 時(shí)鐘采樣系統(tǒng)最大限度減少抖動(dòng)
2022-11-04 09:52:120 時(shí)鐘抖動(dòng)使隨機(jī)抖動(dòng)和相位噪聲不再神秘
2022-11-07 08:07:294 時(shí)鐘抖動(dòng)解秘—高速鏈路時(shí)鐘抖動(dòng)規(guī)范基礎(chǔ)知識(shí)
2022-11-07 08:07:302 精度，無(wú)需犧牲直流精度來(lái)?yè)Q取更高的采樣速率。然而，為實(shí)現(xiàn)高交流性能，如信噪比(SNR)，系統(tǒng)設(shè)計(jì)人員必須考慮采樣時(shí)鐘信號(hào)或控制ADC中采樣保持(SH)開(kāi)關(guān)的轉(zhuǎn)換啟動(dòng)信號(hào)上的抖動(dòng)所帶來(lái)的誤差。隨著目標(biāo)信號(hào)和采樣速率的增加，控制采樣保持開(kāi)
2022-11-13 11:25:111481 抖動(dòng)和相位噪聲是晶振的非常重要指標(biāo)，本文主要從抖動(dòng)和相位噪聲定義及原理出發(fā)，闡述其在不同場(chǎng)景下對(duì)數(shù)字系統(tǒng)、高速串行接口、數(shù)據(jù)轉(zhuǎn)換器和射頻系統(tǒng)的影響。 1.?抖動(dòng)和相位噪聲 1.1.?抖動(dòng)
2023-03-10 14:54:321847 
先來(lái)聊一聊什么是時(shí)鐘抖動(dòng)。時(shí)鐘抖動(dòng)實(shí)際上是相比于理想時(shí)鐘的時(shí)鐘邊沿位置，實(shí)際時(shí)鐘的時(shí)鐘邊沿的偏差，偏差越大，抖動(dòng)越大。實(shí)際上，時(shí)鐘源例如PLL是無(wú)法產(chǎn)生一個(gè)絕對(duì)干凈的時(shí)鐘。這就意味著時(shí)鐘邊沿出現(xiàn)在
2023-06-09 09:40:503109 
精度，無(wú)需犧牲直流精度來(lái)?yè)Q取更高的采樣速率。然而，為實(shí)現(xiàn)高交流性能，如信噪比(SNR)，系統(tǒng)設(shè)計(jì)人員必須考慮采樣時(shí)鐘信號(hào)或控制ADC中采樣保持(S&H)開(kāi)關(guān)的轉(zhuǎn)換啟動(dòng)信號(hào)上的抖動(dòng)所帶來(lái)的誤差。隨著目標(biāo)信號(hào)和采樣速率的增加，控制采樣保持開(kāi)關(guān)的信號(hào)抖動(dòng)會(huì)成為主要誤差源。
2023-06-15 16:30:121393 
本文主要介紹了時(shí)鐘偏差和時(shí)鐘抖動(dòng)。
2023-07-04 14:38:283231 
電子發(fā)燒友網(wǎng)站提供《高性能中頻采樣系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn).pdf》資料免費(fèi)下載
2023-10-18 09:57:340 電子發(fā)燒友網(wǎng)站提供《時(shí)鐘抖動(dòng)對(duì)ADC性能有什么影響.pdf》資料免費(fèi)下載
2023-11-28 10:24:101 ，通常低于 100 飛秒 (fs)，以保持系統(tǒng)性能。這些時(shí)鐘還必須長(zhǎng)期保持低抖動(dòng)規(guī)格，且不受溫度和電壓的影響。 某些抖動(dòng)是由信號(hào)路徑噪聲和失真引起的，使用重復(fù)時(shí)鐘和重定時(shí)技術(shù)可以在一定程度上減少抖動(dòng)。不過(guò)，抖動(dòng)也是由時(shí)鐘源產(chǎn)生的，時(shí)鐘源通常是振蕩器。這是由于各
2024-02-13 17:47:002102 
時(shí)鐘抖動(dòng)（Clock Jitter）是時(shí)鐘信號(hào)領(lǐng)域中的一個(gè)重要概念，它指的是時(shí)鐘信號(hào)時(shí)間與理想事件時(shí)間的偏差。這種偏差不僅影響數(shù)字電路的時(shí)序性能，還可能對(duì)系統(tǒng)的穩(wěn)定性和可靠性造成不利影響。以下是對(duì)時(shí)鐘抖動(dòng)工作原理的詳細(xì)闡述，內(nèi)容將圍繞其定義、類型、產(chǎn)生原因、影響及應(yīng)對(duì)措施等方面展開(kāi)。
2024-08-19 17:58:115343 在FPGA（現(xiàn)場(chǎng)可編程門(mén)陣列）設(shè)計(jì)中，消除時(shí)鐘抖動(dòng)是一個(gè)關(guān)鍵任務(wù)，因?yàn)?b class="flag-6" style="color: red">時(shí)鐘抖動(dòng)會(huì)直接影響系統(tǒng)的時(shí)序性能、穩(wěn)定性和可靠性。以下將詳細(xì)闡述FPGA中消除時(shí)鐘抖動(dòng)的多種方法，這些方法涵蓋了從硬件設(shè)計(jì)到軟件優(yōu)化的各個(gè)方面。
2024-08-19 17:58:543755 時(shí)鐘抖動(dòng)（Jitter）和時(shí)鐘偏移（Skew）是數(shù)字電路設(shè)計(jì)中兩個(gè)重要的概念，它們對(duì)電路的時(shí)序性能和穩(wěn)定性有著顯著的影響。下面將從定義、原因、影響以及應(yīng)對(duì)策略等方面詳細(xì)闡述時(shí)鐘抖動(dòng)和時(shí)鐘偏移的區(qū)別。
2024-08-19 18:11:303230 電子發(fā)燒友網(wǎng)站提供《同步采樣系統(tǒng)中的 ADS127L11應(yīng)用說(shuō)明.pdf》資料免費(fèi)下載
2024-09-10 10:28:175 通過(guò)上一期我們了解到：數(shù)字電子產(chǎn)品中電源軌噪聲和時(shí)鐘抖動(dòng)是有關(guān)聯(lián)的，以及測(cè)量電源軌噪聲的方案，接下來(lái)我們基于實(shí)際測(cè)量，揭示電源軌噪聲對(duì)系統(tǒng)時(shí)鐘抖動(dòng)的影響。
2024-11-22 16:11:221176 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論