隨著電子設(shè)備的集成度越累越高、使用數(shù)量越來越多，設(shè)計(jì)人員不斷面臨著提高效率，同時(shí)降低成本、減小尺寸和電磁干擾 （EMI） 的壓力。雖然電源在功率密度和效率方面也有所提高，但設(shè)計(jì)人員現(xiàn)在還面臨著為異構(gòu)處理架構(gòu)開發(fā)多軌電源解決方案的難題，這些架構(gòu)可能由 ASIC、DSP、FPGA 和微控制器組成。

傳統(tǒng)上，降壓式 DC/DC 轉(zhuǎn)換器用于為此類架構(gòu)供電，但隨著電源軌數(shù)量的不斷增加，使用傳統(tǒng)分立降壓式 DC/DC 轉(zhuǎn)換器與、控制 IC、內(nèi)部或外部功率 MOSFET，再加上外部電感器和電容器，可能會變得既復(fù)雜有耗時(shí)。相反，設(shè)計(jì)人員可以使用具有多軌和可編程定序的自足式降壓 DC/DC 轉(zhuǎn)換器模塊。這種模塊可以更好地控制 EMI，發(fā)熱更少，且所需面積更小。

本文將回顧嵌入式設(shè)計(jì)的電源系統(tǒng)需求，討論各種方法和設(shè)計(jì)人員需要考慮的問題，然后介紹自足式降壓 DC/DC 模塊的概念。然后，以 Monolithic Power Systems 的器件為例，簡要回顧設(shè)計(jì)人員需要牢記的設(shè)計(jì)和布局考慮因素，以便最大限度地發(fā)揮這些模塊的性能優(yōu)勢。

為什么嵌入式系統(tǒng)需要很多電源軌

諸如 5G 基站等嵌入式設(shè)計(jì)旨在支持智能手機(jī)、智能互聯(lián)設(shè)備不斷增加的數(shù)據(jù)要求，其應(yīng)用涵蓋家居和工業(yè)自動化、自主駕駛車輛、醫(yī)療保健和智能可穿戴設(shè)備等。這類基站通常使用 48 伏輸入電源，經(jīng) DC/DC 轉(zhuǎn)換器降至 24 伏或 12 伏，然后進(jìn)一步降至 3.3 伏至 1 伏以下的許多子電源軌，為基帶處理階段的 ASIC、FPGA、DSP 和其他設(shè)備供電。通常，電源軌需要對啟動和關(guān)斷進(jìn)行排序，這會進(jìn)一步增加電源系統(tǒng)的復(fù)雜性。

以 5G 基站為例，傳統(tǒng)的 CPU 本身已經(jīng)不能滿足處理要求。但是，使用加速卡與 FPGA 配合使用，在系統(tǒng)可重構(gòu)性、靈活性、開發(fā)周期短、高度并行計(jì)算、低延遲等方面都占有優(yōu)勢。但 FPGA 電源的空間越來越小，而且對電源軌的性能要求也很復(fù)雜（圖 1）。

輸出電壓失調(diào)：電壓軌的輸出電壓偏差必須小于 ±3%，設(shè)計(jì)時(shí)應(yīng)留有足夠裕量。通過優(yōu)化控制回路，提高帶寬，保證其穩(wěn)定性，應(yīng)謹(jǐn)慎使用和設(shè)計(jì)去耦電容器。

單調(diào)啟動：所有電壓軌的初始值必須單調(diào)上升，在設(shè)計(jì)上應(yīng)阻止輸出電壓回到起始值。

輸出電壓紋波：穩(wěn)態(tài)運(yùn)行時(shí)，所有電壓軌的輸出電壓紋波（模擬電壓軌除外）必須最高達(dá)到 10 毫伏 （mV）。

時(shí)序：FPGA 在啟動和關(guān)斷期間必須滿足特定的時(shí)序要求。

隨著數(shù)據(jù)處理帶寬要求越來越高，處理器對電流和功率的要求也愈加苛刻。加速器卡的計(jì)算密度和浮點(diǎn)速度的要求也越來越難以滿足。加速器卡槽一般都采用 PCIe 標(biāo)準(zhǔn)，所以板卡的尺寸是固定的。由于計(jì)算要求不斷提高，處理器尺寸不斷增大，留給電源的空間已經(jīng)變得很小。

電源系統(tǒng)設(shè)計(jì)替代方案

使用傳統(tǒng)的分立降壓式 DC/DC 轉(zhuǎn)換器，配以控制 IC、內(nèi)部或外部功率 MOSFET，再加上外部電感和電容，組成了嵌入式系統(tǒng)供電的一種方法。如上所述，當(dāng)需要多軌電源解決方案時(shí)，對設(shè)計(jì)人員來說是一個(gè)復(fù)雜、耗時(shí)的過程。除了考慮效率最大化和解決方案尺寸最小化外，設(shè)計(jì)人員還必須謹(jǐn)慎對待濾波器元件的布局和放置，以最大限度地減少轉(zhuǎn)換器和電感電路中的開關(guān)電流引起的傳導(dǎo)和輻射 EMI（圖 2）。

DC/DC 轉(zhuǎn)換器通常會通過輸出功率 MOSFET 開關(guān)節(jié)點(diǎn)對地和輸入電容對地之間形成的電流環(huán)路的磁場產(chǎn)生傳導(dǎo) EMI。同時(shí)，這種轉(zhuǎn)換器還通過 MOSFET 開關(guān)節(jié)點(diǎn)到電感連接處產(chǎn)生輻射電場 EMI，因?yàn)樵撈骷B續(xù)從高輸入電壓水平切換到地，所以具有很高的 dV/dt，同時(shí)會通過電感內(nèi)產(chǎn)生的電磁場產(chǎn)生輻射電場 EMI。如果設(shè)計(jì)不當(dāng)，往往會導(dǎo)致耗時(shí)的 EMI 實(shí)驗(yàn)室重新測試和多次設(shè)計(jì)迭代。

使用分立降壓式 DC/DC 轉(zhuǎn)換器向 ASIC 或 FPGA 供電的四軌解決方案可占用 1220 平方毫米 （mm2）（圖 3）。使用基于電源管理 IC （PMIC） 的解決方案可以將這一數(shù)字降低至約 350mm2。作為替代方案，設(shè)計(jì)人員可以使用獨(dú)立的四輸出 DC/DC 轉(zhuǎn)換器模塊，將解決方案的尺寸縮小到只有 121 mm2，同時(shí)還可以簡化設(shè)計(jì)流程，加快產(chǎn)品上市速度。半導(dǎo)體工藝技術(shù)和封裝結(jié)構(gòu)的進(jìn)步意味著最新一代的 DC/DC 模塊在較小的外形內(nèi)實(shí)現(xiàn)了非常高的功率密度、高效率和良好的 EMI 性能。

新的構(gòu)建技術(shù)，如封裝內(nèi)倒裝芯片和“網(wǎng)狀連接”引線框架技術(shù)，意味著 IC、電感器和無源器件可以直接安裝在引線框架上，而不需要導(dǎo)線鍵合或額外的內(nèi)部 PC 板（圖 4）。與使用內(nèi)部 PC 板基板或?qū)Ь€鍵合的老式結(jié)構(gòu)相比，這些新技術(shù)可以最大限度地減少印制線長度，并且與無源元件直接連接可以保持低電感，從而最大限度地減少 EMI。

使用接點(diǎn)柵格陣列 （LGA） 封裝形式，直接貼裝至目標(biāo) PC 板上，比起其他引線可輻射 EMI 的單線 （SIL） 或 SIL 封裝 （SIP） 式轉(zhuǎn)換器具有更低的 EMI 曲線。

四路輸出可編程集成 DC/DC 模塊

為了滿足嵌入式系統(tǒng)的多軌、高功率密度需求，設(shè)計(jì)人員可以使用 Monolithic Power Systems 的 MPM54304（圖 5）。MPM54304 是一個(gè)完整的電源管理模塊，集成了 4 個(gè)高效率、降壓式 DC/DC 轉(zhuǎn)換器、電感器和一個(gè)靈活的邏輯接口。MPM54304 在 4 伏至 16 伏的輸入電壓范圍內(nèi)工作， 可支持 0.55 伏至 7 伏輸出電壓。四條輸出軌分別可以支持高達(dá) 3 安培 （A）、3 A、2 A 和 2 A 的電流。其中，兩條 3 A 軌和兩條 2 A 軌可以并聯(lián)，分別提供 6 A 和 4 A 電流。設(shè)計(jì)人員應(yīng)注意，并聯(lián)模式下的最大輸出電流也受到總功率耗散的限制。這樣，我們就可靈活地選擇幾種輸出配置（但受總功率耗散限制）。

3 A、3 A、2 A、2 A

3 A、3 A、4 A

6 A、2 A、2 A

6 A、4 A

MPM54304 還提供了啟動和關(guān)斷的內(nèi)部排序?？梢酝ㄟ^多時(shí)可編程 （MTP） 電子保險(xiǎn)絲或通過 I2C 總線對導(dǎo)軌配置和排序進(jìn)行預(yù)編程。

這款固定頻率恒定時(shí)間 （COT） 控制式 DC/DC 轉(zhuǎn)換器可具有快速瞬態(tài)響應(yīng)能力。其默認(rèn) 1.5 兆赫 （MHz） 開關(guān)頻率大大減小了外部電容器的尺寸。在連續(xù)電流模式 （CCM） 工作期間，開關(guān)時(shí)鐘鎖定并從降壓 1 到降壓 4 移相。輸出電壓可通過 I2C 總線調(diào)節(jié)或 MTP 電子保險(xiǎn)絲預(yù)設(shè)。

該器件保護(hù)功能全面，包括欠壓鎖定 （UVLO）、過電流保護(hù) （OCP） 和熱關(guān)斷。MPM54304 所需的外部元器件數(shù)量極少，并采用節(jié)省空間的 LGA （7 mm x 7 mm x 2 mm） 封裝（圖 6）。LGA 的扁平外形使其適合板后布置或置于散熱器下。

設(shè)計(jì)和布局注意事項(xiàng)

MPM54304 的邊沿引腳布局簡單，使布局和 PC 板設(shè)計(jì)更容易。只需 5 個(gè)外部器件，整體解決方案小巧緊湊。LGA 封裝使得堅(jiān)實(shí)的接地平面覆蓋了模塊下方的大部分區(qū)域，這有助于封閉渦流回路，進(jìn)一步降低 EMI。

這種降壓轉(zhuǎn)換器的輸入電流是不連續(xù)的，在保持直流輸入電壓的同時(shí)，需要一個(gè)電容器向轉(zhuǎn)換器提供交流電流。設(shè)計(jì)人員應(yīng)使用低等效串聯(lián)電阻 （ESR） 電容器，以獲得最佳性能。推薦使用 X5R 或 X7R 電介質(zhì)陶瓷電容器，因?yàn)槠?ESR 低、溫度系數(shù)小。對于大多數(shù)應(yīng)用來說，22 微法拉 （μF） 電容器就足夠了。

高效的 PC 板布局是 MPM54304 穩(wěn)定運(yùn)行的關(guān)鍵。為了達(dá)到更好的散熱性能，建議使用四層 PC 板（圖 7）。為了達(dá)到最佳效果，設(shè)計(jì)師應(yīng)該遵循這些準(zhǔn)則。

盡量減少電源回路

用一個(gè)大型接地平面直接連接 PGND。如果底層是接地平面，則在 PGND 附近增加過孔。

確保 GND 和 VIN 處的大電流路徑具有短而直接的寬印制線。

將陶瓷輸入電容盡可能地靠近該器件。

盡量保持輸入電容和 IN 盡可能短，盡可能寬。

將 VCC 電容盡可能靠近 VCC 和 GND 引腳。

將 VIN、VOUT 和 GND 連接到一個(gè)大面積的銅片上，以提高散熱性能和長期可靠性。

將輸入 GND 區(qū)域與頂層的其他 GND 區(qū)域分開，并在內(nèi)部層和底層通過多個(gè)過孔連接在一起。

確保在內(nèi)部層或底層有一個(gè)集成的 GND 區(qū)域

使用多個(gè)過孔將電源平面連接到內(nèi)部層。

總結(jié)

隨著處理架構(gòu)的不斷發(fā)展，以應(yīng)對苛刻的數(shù)據(jù)應(yīng)用，設(shè)計(jì)人員面臨著開發(fā)多軌電源解決方案的挑戰(zhàn)：要求這些解決方案能夠支持更強(qiáng)的處理能力和更多體積不變或更小的電子器件。在設(shè)計(jì)這些系統(tǒng)的電源解決方案時(shí)，降壓式 DC/DC 轉(zhuǎn)換器是關(guān)鍵，但實(shí)施起來可能很復(fù)雜。

如圖所示，設(shè)計(jì)人員可以轉(zhuǎn)向具有多電源軌和可編程排序功能的自足式降壓 DC/DC 轉(zhuǎn)換器模塊，從而簡化設(shè)計(jì)流程，加快產(chǎn)品上市。同時(shí)，新的構(gòu)建技術(shù)使這些自足式模塊具有了許多性能優(yōu)勢：電磁干擾得到了更好的控制，改善了散熱，減小了占地面積。
? ? ? ?責(zé)任編輯:pj