由于開(kāi)關(guān)電源的開(kāi)關(guān)特性，容易使得開(kāi)關(guān)電源產(chǎn)生極大的電磁兼容方面的干擾，作為一個(gè)電源工程師、電磁兼容工程師，或則一個(gè) PCB layout 工程師必須了解電磁兼容問(wèn)題的原因已經(jīng)解決措施。特別是 layout 工程師，需要了解如何避免臟點(diǎn)的擴(kuò)大。本文主要介紹了電源 PCB 設(shè)計(jì)的要點(diǎn)。

　　01

　　layout與PCB的29個(gè)基本關(guān)系

　　1、幾個(gè)基本原理：任何導(dǎo)線都是有阻抗的；電流總是自動(dòng)選擇阻抗的路徑；輻射強(qiáng)度和電流、頻率、回路面積有關(guān)；共模干擾和大 dv/dt 信號(hào)對(duì)地互容有關(guān)；降低 EMI 和增強(qiáng)抗干擾能力的原理是相似的。

　　2、布局要按電源、模擬、高速數(shù)字及各功能塊進(jìn)行分區(qū)。

　　3、盡量減小大 di/dt 回路面積，減小大 dv/dt 信號(hào)線長(zhǎng)度（或面積，寬度也不宜太寬，走線面積增大使分布電容增大，一般的做法是：走線的寬度盡量大，但要去掉多余的部分），并盡量走直線，降低其隱含包圍區(qū)域，以減小輻射。

　　4、感性串?dāng)_主要由大 di/dt 環(huán)路（環(huán)形天線），感應(yīng)強(qiáng)度和互感成正比，所以減小和這些信號(hào)的互感（主要途徑是減小環(huán)路面積、增大距離）比較關(guān)鍵；容性串?dāng)_主要由大 dv/dt 信號(hào)產(chǎn)生，感應(yīng)強(qiáng)度和互容成正比，所有減小和這些信號(hào)的互容（主要途徑是減小耦合有效面積、增大距離，互容隨距離的增大降低較快）比較關(guān)鍵。

　　5、盡量利用環(huán)路對(duì)消的原則來(lái)布線，進(jìn)一步降低大 di/dt 回路的面積，如圖 1 所示（類似雙絞線利用環(huán)路對(duì)消原理提高抗干擾能力，增大傳輸距離）：

　　圖1：環(huán)路對(duì)消（ boost電路的續(xù)流環(huán)）

　　6、降低環(huán)路面積不僅降低了輻射，同時(shí)還降低了環(huán)路電感，使電路性能更佳。

　　7、降低環(huán)路面積要求我們?cè)O(shè)計(jì)各走線的回流路徑。

　　8、當(dāng)多個(gè) PCB 通過(guò)接插件進(jìn)行連接時(shí)，也需要考慮使環(huán)路面積達(dá)到，尤其是大 di/dt 信號(hào)、高頻信號(hào)或敏感信號(hào)。一個(gè)信號(hào)線對(duì)應(yīng)一條地線，兩條線盡量靠近，必要時(shí)可以用雙絞線進(jìn)行連接（雙絞線每一圈的長(zhǎng)度對(duì)應(yīng)于噪聲半波長(zhǎng)的整數(shù)倍）。如果大家打開(kāi)電腦機(jī)箱，就可以看到主板到前面板 USB 接口就是用雙絞線進(jìn)行連接，可見(jiàn)雙絞線連接對(duì)于抗干擾和降低輻射的重要性。

　　9、對(duì)于數(shù)據(jù)排線，盡量在排線中多安排一些地線，并使這些地線均勻分布在排線中，這樣可以有效降低環(huán)路面積。

　　10、有些板間連接線雖然是低頻信號(hào)，但由于這些低頻信號(hào)中含有大量的高頻噪聲（通過(guò)傳導(dǎo)和輻射），如果沒(méi)有處理好，也很容易將這些噪聲輻射出去。

　　11、布線時(shí)首先考慮大電流走線和容易產(chǎn)生輻射的走線。

　　12、開(kāi)關(guān)電源通常有 4 個(gè)電流環(huán)：輸入、輸出、開(kāi)關(guān)、續(xù)流，（如圖 2 ）。其中輸入、輸出兩個(gè)電流環(huán)幾乎為直流，幾乎不產(chǎn)生 emi ，但容易受干擾；開(kāi)關(guān)、續(xù)流兩個(gè)電流環(huán)有較大的 di/dt ，需要注意。

　　圖2：Buck電路的電流環(huán)

　　13、mos （ igbt ）管的柵極驅(qū)動(dòng)電路通常也含有較大的 di/dt 。

　　14、在大電流、高頻高壓回路內(nèi)部不要放置小信號(hào)回路，如控制、模擬電路，以避免受到干擾。

　　15、減小易受干擾（敏感）信號(hào)回路面積和走線長(zhǎng)度，以減小干擾。

　　16、小信號(hào)走線遠(yuǎn)離大 dv/dt 信號(hào)線（比如開(kāi)關(guān)管的 C 極或 D 極，緩沖 （snubber） 和鉗位網(wǎng)絡(luò)），以降低耦合，可在中間鋪地（或電源，總之是常電位信號(hào)）進(jìn)一步降低耦合，鋪地和地平面要良好接觸。小信號(hào)走線同時(shí)也要盡量遠(yuǎn)離大 di/dt 的信號(hào)線，防止感性串?dāng)_。小信號(hào)走線不要走到大 dv/dt 信號(hào)的下方。小信號(hào)走線背面如果能夠鋪地（同性質(zhì)地），也能降低耦合到的噪聲信號(hào)。

　　17、比較好的做法是，在這些大 dv/dt 、 di/dt 信號(hào)走線（包括開(kāi)關(guān)器件的 C/D 極、開(kāi)關(guān)管散熱器）的周圍和背面鋪地，將上下兩層鋪地用過(guò)孔連接，并將此地用低阻抗走線接到公共接地點(diǎn)（通常為開(kāi)關(guān)管的 E/S 極，或取樣電阻）。這樣可以減小輻射 EMI 。要注意，小信號(hào)地一定不能接到此屏蔽地上，否則會(huì)引入較大干擾。大 dv/dt 走線通常會(huì)通過(guò)互容將干擾耦合到散熱器及附近的地，將開(kāi)關(guān)管散熱器接到屏蔽地上，采用表貼開(kāi)關(guān)器件也會(huì)降低互容，從而降低耦合。

　　18、易產(chǎn)生干擾的走線不要使用過(guò)孔，它會(huì)通過(guò)過(guò)孔干擾過(guò)孔所穿過(guò)的所有層。

　　19、屏蔽可以降低輻射 EMI ，但由于增大了對(duì)地的電容，會(huì)使傳導(dǎo) EMI （共模，或非本征差模）有所增大，不過(guò)只要屏蔽層接地得當(dāng)，不會(huì)增大很多。實(shí)際設(shè)計(jì)中可權(quán)衡考慮。

　　20、要防止共阻抗干擾，采用一點(diǎn)接地，電源從一點(diǎn)引出。

　　21、開(kāi)關(guān)電源通常有三種地：輸入電源大電流地、輸出電源大電流地、小信號(hào)控制地，地的連接方法見(jiàn)如下示意圖：

　　22、接地時(shí)首先應(yīng)先判斷地的性質(zhì)，再進(jìn)行連接。采樣及誤差放大的地通常應(yīng)當(dāng)接到輸出電容的負(fù)極，采樣信號(hào)通常應(yīng)從輸出電容的正極取出，小信號(hào)控制地和驅(qū)動(dòng)地通常要分別接到開(kāi)關(guān)管的 E/S 極或取樣電阻上，防止共阻抗干擾。通常 IC 的控制地和驅(qū)動(dòng)地不單獨(dú)引出，此時(shí)取樣電阻到上述地的引線阻抗必須盡量小，減小共阻抗干擾，提高電流采樣的精度。

　　23、輸出電壓采樣網(wǎng)絡(luò)靠近誤差放大器，而不是靠近輸出端，這是由于低阻抗信號(hào)比高阻抗信號(hào)更不容易受到干擾，采樣走線對(duì)要盡量相互靠近以減小拾取到的噪聲。

　　24、布局注意電感要遠(yuǎn)離，并相互垂直，以減小互感，尤其是儲(chǔ)能電感和濾波電感。

　　25、布局注意高頻電容和低頻電容并聯(lián)使用時(shí)，高頻電容靠近使用者。

　　26、低頻干擾一般為差模（ 1M 以下），高頻干擾一般為共模，通常通過(guò)輻射耦合。

　　27、如果高頻信號(hào)被耦合到輸入引線，很容易形成 EMI （共模），可在輸入引線接近電源處套一個(gè)磁環(huán)，如果 EMI 降低就表明存在此問(wèn)題。解決此問(wèn)題的方法是，降低耦合或降低電路的 EMI 。如果高頻噪聲沒(méi)有被過(guò)濾干凈而傳導(dǎo)到輸入引線，也會(huì)形成 EMI （差模），此時(shí)套磁環(huán)不能解決問(wèn)題，在輸入引線接近電源處串兩個(gè)高頻電感（對(duì)稱），如果 EMI 降低就表明存在此問(wèn)題。解決此問(wèn)題的方法是改善濾波，或采用緩沖、鉗位等手段減小高頻噪聲的產(chǎn)生。

　　28、差模和共模電流的測(cè)量：

　　29、EMI 濾波器要盡量靠近進(jìn)線，進(jìn)線的走線要盡量短，盡量減小 EMI 濾波器前后級(jí)的耦合。進(jìn)線用機(jī)殼地進(jìn)行屏蔽（方法如上所述）。輸出 EMI 濾波器也要作類似處理。盡量拉開(kāi)進(jìn)線和高 dv/dt 信號(hào)走線的距離，在布局上要加以考慮。