JEDEC 固態(tài)技術協(xié)會，微電子產業(yè)標準全球領導制定機構，今天宣布正式發(fā)布JEDEC DDR3L規(guī)范。這是廣受期待的DDR3存儲器標準JESD79-3 的附件。這是DDR3作為當今DRAM主導性標準演變的繼續(xù)
2010-08-05 09:10:50
4186 本文主要使用了Cadence公司的時域分析工具對DDR3設計進行量化分析，介紹了影響信號完整性的主要因素對DDR3進行時序分析，通過分析結果進行改進及優(yōu)化設計，提升信號質量使其可靠性和安全性大大提高。##時序分析。##PCB設計。
2014-07-24 11:11:216350 
本文以Kintex-7系列XC7K410T FPGA芯片和兩片MT41J128M16 DDR3 SDRAM芯片為硬件平臺，設計并實現了基于FPGA的視頻圖形顯示系統(tǒng)的DDR3多端口存儲管理。##每片
2015-04-07 15:52:1013985 
講解xilinx FPGA 使用mig IP對DDR3的讀寫控制，旨在讓大家更快的學習和應用DDR3。 本實驗和工程基于Digilent的Arty Artix-35T FPGA開發(fā)板完成。 軟件
2021-01-01 10:09:005268 
為了更好地管理各類DDR3內存的特性，并提供一種簡便的、帶寬效率高的自動化方式來初始化和使用內存，我們需要一款高效DDR3內存控制器。
2021-02-09 10:08:0014491 
本實驗為后續(xù)使用DDR3內存的實驗做鋪墊，通過循環(huán)讀寫DDR3內存，了解其工作原理和DDR3控制器的寫法，由于DDR3控制復雜，控制器的編寫難度高，這里筆者介紹采用第三方的DDR3 IP控制器情況下的應用，是后續(xù)音頻、視頻等需要用到DDR3實驗的基礎。
2021-02-05 13:27:0010988 
? 2022年4月20日，中國蘇州訊?—— 全球半導體存儲解決方案領導廠商華邦電子今日宣布，將持續(xù)供應DDR3產品，為客戶帶來超高速的性能表現。 ? 華邦的?1.35V DDR3 產品在?x8
2022-04-20 16:04:033594 
以MT41J128M型號為舉例：128Mbit=16Mbit*8banks 該DDR是個8bit的DDR3，每個bank的大小為16Mbit，一共有8個bank。
2023-09-15 15:30:093825 
從而確保內存穩(wěn)定，另外，DDR4內存的金手指設計也有明顯變化，金手指中間的防呆缺口也比DDR3更加靠近中央。當然，DDR4最重要的使命還是提高頻率和帶寬，總體來說，DDR4具有更高的性能，更好的穩(wěn)定性和更低的功耗，那么從SI的角度出發(fā)，主要有下面幾點, 下面章節(jié)對主要的幾個不同點進行說明。
2023-09-19 14:49:446127 
DDR3 SDRAM(Double-Data-Rate ThreeSynchronous Dynamic Random Access Memory)是DDR SDRAM的第三代產品，相較于DDR2，DDR3有更高的運行性能與更低的電壓。
2025-04-10 09:42:533932 
進入或者離開自刷新。SDRFC中的REFRESH_RATE字段定義所接DDR3設備的刷新周期。它的計算公式為：REFRESH_RATE =DDR3CLKOUT frequency × memory
2018-01-18 22:04:33
的6678到芯片相應拐角的長度？還有就是不知道這個DQS_ECC和CK_ECC應該怎么看呢？下面是我通過表格計算出來的ddr3初始化的值。
ps：寫個簡單的測試程序，發(fā)現寫不進去數，我知道這肯定是我配置有問題，但就是不知道該怎么進行查找，還請專家?guī)兔獯鹣拢x謝了
2018-06-21 17:25:42
嗨，我是FPGA領域的新手。現在我正在使用Genesys2。我必須控制DDR3內存。我在Digilent網站上找到了一些使用micrlaze處理器的DDR3示例。但是，在我的情況下，我不必
2019-05-05 15:29:38
1概述 當今計算機系統(tǒng)DDR3存儲器技術已得到廣泛應用，數據傳輸率一再被提升，現已高達1866Mbps.在這種高速總線條件下，要保證數據傳輸質量的可靠性和滿足并行總線的時序要求，對設計實現提出
2014-12-15 14:17:46
DDR3（double-data-rate three synchronous dynamic random accessmemory）是應用在計算機及電子產品領域的一種高帶寬并行數據總線。DDR3 在 DDR2
2019-05-22 08:36:26
共享交流一下，DDR3布線技巧
2016-01-08 08:17:53
CPU的DDR3總線只連了一片DDR3，也沒有復用總線將DDR3的CS直接拉到地的話，DDR3初始化不成功所以說DDR3的CS信號是通過沿采樣的嗎，電平采樣不行？無法理解啊還是有其他方面原因
2016-11-25 09:41:36
本帖最后由 一只耳朵怪 于 2018-6-21 15:24 編輯
各位好！關于DDR3，之前有小結過如果進行DDR3的SW leveling和進行EMIF4寄存器的配置。但是調試時，如果進行DDR3的問題定位，現小結一下，附上相關文檔。如有相關問題，可在樓下跟帖討論。謝謝！
2018-06-21 04:01:01
DDR3的理論帶寬怎么計算？用xilinx的控制器輸入時鐘200M。fpga與DDR的接口如下：
2016-02-17 18:17:40
本次發(fā)布 Gowin DDR3參考設計。Gowin DDR3 參考設計可在高云官網下載，參考設計可用于仿真，實例化加插用戶設計后的總綜合，總布局布線。
2022-10-08 08:00:34
Achieving High Performance DDR3 Data Rates in Virtex-7 and Kintex-7 FPGAs。Xilinx官方DDR3資料。
2016-05-27 16:39:58
1、從工作平率上說：首先接口就全部不同 電壓不同 頻率的計算方法不同 SDR的頻率就是外頻 133=133 DDR的頻率就是外頻的2倍 133=266 DDR2的頻率就是外頻的4倍 133=533
2014-12-30 14:35:58
1、從工作平率上說：首先接口就全部不同 電壓不同 頻率的計算方法不同 SDR的頻率就是外頻 133=133 DDR的頻率就是外頻的2倍 133=266 DDR2的頻率就是外頻的4倍 133=533
2014-12-30 14:36:44
仍不知道DDR3和DDR4這兩種規(guī)格的區(qū)別，以至于買回來的硬件并不兼容。下面和宏旺半導體一起來看一下DDR3和DDR4到底有哪些差別。DDR3是一種計算機內存規(guī)格，它屬于SDRAM家族的內存產品，提供
2019-07-25 14:08:13
的情況下計算出來呢，網上的資料我都看了，兩個EXCEL工具也都使用了，都沒有得到這個參數的計算方法，希望得到各位高手的幫助。還有一個就是PHY_WR_DATA，我在EXCEL工具中的DDR3選項中沒找到
2018-05-15 05:49:26
DDR3接口所需的特性。視頻處理系統(tǒng)將對于數據帶寬的要求推高到了極致：系統(tǒng)可以處理越多的數據，就具有越高的性價比。視頻聚合器和路由器可并行處理多個視頻流，因此對于匹配數據處理能力和視頻帶寬的需求就成為
2019-05-27 05:00:02
進行了DDR3 SDRAM控制器的編寫，分析并提出了提高帶寬利用率的方法。最終將其進行類FIFO接口的封裝，屏蔽掉了DDR3 IP核復雜的用戶接口，為DDR3數據流緩存的實現提供便利。系統(tǒng)測試表明，該
2018-08-02 09:34:58
的話總的帶寬就不夠。burst length太小，整體的帶寬利用率就更悲催了。請問各位前輩有沒有什么好的方法能夠在這種應用用最大化的利用DDR3的帶寬？
2015-08-27 14:47:57
由于系統(tǒng)帶寬不斷的增加，因此針對更高的速度和性能，設計人員對存儲技術進行了優(yōu)化。下一代雙數據速率（DDR）SDRAM芯片是DDR3 SDRAM。 DDR3 SDRAM具有比DDR2更多的優(yōu)勢。這些
2019-08-09 07:42:01
，帶寬會非常小，但實際中，電荷放大電路對輸入的陡峭脈沖還是可以完美響應，這與帶寬非常小矛盾。
電荷放大電路的帶寬 和IV轉換電路帶寬計算方法不一樣嗎？
2024-09-03 07:07:46
、自己寫了一個算法，想驗證算法的計算速度，請問DDR3影響這個算法的運行速度嗎？3、DDR3和外接Flash有什么區(qū)別和聯(lián)系。非常期待各位專家的解答。謝謝大家！
2018-06-20 00:40:57
本文介紹了DDR3 SDRAM 的基本特點和主要操作時序,給出了一種基于ALTMEMPHY宏功能的DDR3 SDRAM控制器的設計方法。詳述了控制器基本結構和設計思想,分析了各模塊功能與設計注意事項,并
2010-07-30 17:13:55
30 不只計算機存儲器系統(tǒng)一直需要更大、更快、功率更低、物理尺寸更小的存儲器，嵌入式系統(tǒng)應用也有類似的要求。本應用指南介紹了邏輯分析儀在檢驗DDR, DDR2 和DDR3 SDRAM 命令和
2010-08-06 08:29:4981 AGP、PCI-E總線帶寬的計算方法
總線是一組進行互連和傳輸信息（指令、數據和地址）的信號線。主要參數有總線位寬、總線時鐘頻率和總線傳輸速率。
※總
2009-05-09 08:42:413953 DDR3將是2010年最有前景市場
2009 年即將結束，DDR2 作為DRAM 市場之王的日子同樣所剩無幾。速度更快且功耗更低的DDR3 幾年前就已經問世，iSuppli 公司認為，它即將成為世
2009-12-15 10:28:141003 
臺灣DRAM廠商大舉轉產DDR3
2010年PC主流內存標準從DDR2向DDR3的轉換正在逐步成為現實。據臺灣媒體報道，由于下游廠商的DDR2訂單量近期出現急劇下滑，多家臺系DRAM芯片
2010-01-18 09:25:13795 DDR2芯片價格有望在下半年超過DDR3
報道，威剛主席Simon Chen今天表示，隨著DRAM制造商把重點放在DDR3芯片生產上，DDR2芯片的出貨量將開始減少，其價格有望在今年下半
2010-02-05 09:56:181177 金士頓：DDR2/DDR3價格可能會繼續(xù)上漲
據報道，存儲大廠金士頓亞太地區(qū)副總裁Scott Chen近日表示，雖然1Gb DDR2/DDR3的芯片價格已經超過了3美元大關，
2010-04-09 09:11:05904 Quamtum-SI DDR3仿真解析
Automated DDR3 Analysis
2010-04-29 09:00:114760 
從那時起，采用DDR2、甚至最新的DDR3 SDRAM的新設計讓DDR SDRAM技術黯然失色。DDR內存主要以IC或模塊的形式出現。如今，DDR4雛形初現。但是在我們利用這些新技術前，設計人員必須了解如何
2011-07-11 11:17:146408 
本文得出了互阻放大器的帶寬計算方法，為互阻放大器提供了基本指導。在滿足式(18)的條件下，互阻放大器的增益與帶寬的平方乘積近似為一常數。在電路設計時，為了滿足帶寬的設計
2011-07-11 11:37:108646 
總結了DDR和DDR2，DDR3三者的區(qū)別，對于初學者有很大的幫助
2015-11-10 17:05:3736 用ise工具調用DDR3 IP核教程，內容非常的詳細
2015-11-20 11:56:200 甲類單端的簡易計算方法甲類單端的簡易計算方法甲類單端的簡易計算方法
2016-01-19 15:37:380 針對DDR2-800和DDR3的PCB信號完整性設計
2016-02-23 11:37:230 Xilinx FPGA工程例子源碼：Xilinx DDR3最新VHDL代碼(通過調試)
2016-06-07 14:54:5777 針對DDR2-800和DDR3的PCB信號完整性設計，要認證看
2016-12-16 21:23:410 華芯半導體DDR3內存顆粒 datasheet
2016-12-17 21:59:120 是DDR3。我們需要按照行的方向組織數據寫入DDR3，然后按照列的方向讀出數據。那么如何高效的利用DDR3的帶寬，是實現圖像矩陣90°翻轉的核心！
2017-02-07 17:49:115606 
DDR3是目前DDR的主流產品，DDR3的讀寫分離作為DDR最基本也是最常用的部分，本文主要闡述DDR3讀寫分離的方法。最開始的DDR, 芯片采用的是TSOP封裝，管腳露在芯片兩側的，測試起來相當方便；但是，DDRII和III就不一樣了，
2017-11-06 13:44:109412 
DDR4提供比DDR3/ DDR2更低的供電電壓1.2V以及更高的帶寬，DDR4的傳輸速率目前可達2133～3200MT/s。DDR4 新增了4 個Bank Group 數據組的設計，各個Bank
2017-11-07 10:48:5155968 
雖然新一代電腦/智能手機用上了DDR4內存，但以往的產品大多還是用的DDR3內存，因此DDR3依舊是主流，DDR4今后將逐漸取代DDR3，成為新的主流，下面我們再來看看DDR4和DDR3內存都有哪些區(qū)別。相比上一代DDR3，新一代DDR4內存主要有以下幾項核心改變：
2017-11-08 15:42:2332470 為解決超高速采集系統(tǒng)中的數據緩存問題，文中基于Xilinx Kintex-7 FPGA MIG_v1.9 IP核進行了DDR3 SDRAM控制器的編寫，分析并提出了提高帶寬利用率的方法。最終將其進行
2017-11-16 14:36:4125161 
SDRAM）：DDR4提供比DDR3/ DDR2更低的供電電壓1.2V以及更高的帶寬，DDR4的傳輸速率目前可達2133～3200 MT/s。
2017-11-17 13:15:4928010 為了滿足高速圖像數據采集系統(tǒng)中對高帶寬和大容量的要求，利用Virtex-7 系列FPGA 外接DDR3 SDRAM 的設計方法，提出了一種基于Verilog-HDL 語言的DDR3 SDRAM
2017-11-17 14:14:024072 
為了解決視頻圖形顯示系統(tǒng)中多個端口訪問DDR3的數據存儲沖突，設計并實現了基于FPGA的DDR3存儲管理系統(tǒng)。DDR3存儲器控制模塊使用MIG生成DDR3控制器，只需通過用戶接口信號就能完成DDR3
2017-11-18 18:51:257989 
DDR3內存已經被廣泛地使用，專業(yè)的PCB設計工程師會不可避免地會使用它來設計電路板。本文為您提出了一些關于DDR3信號正確扇出和走線的建議，這些建議同樣也適用于高密度、緊湊型的電路板設計。
2018-06-16 07:17:0010446 
Cyclone 10 GX DDR3 示例設計的步驟
2018-06-20 00:12:006906 
我們通過Configuration,Package,Speed...等DDR3的命名可知道DDR3的容量，封裝，速度等級等信息。
2019-03-03 11:04:152626 
DDR3內存與DDR2內存相似包含控制器和存儲器2個部分，都采用源同步時序，即選通信號(時鐘)不是獨立的時鐘源發(fā)送，而是由驅動芯片發(fā)送。它比DR2有更高的數據傳輸率，最高可達1866Mbps；DDR3還采用8位預取技術，明顯提高了存儲帶寬；其工作電壓為1.5V，保證相同頻率下功耗更低。
2019-06-25 15:49:232336 DDR3內存與DDR2內存相似包含控制器和存儲器2個部分，都采用源同步時序，即選通信號（時鐘）不是獨立的時鐘源發(fā)送，而是由驅動芯片發(fā)送。它比DR2有更高的數據傳輸率，最高可達1866Mbps；DDR3還采用8位預取技術，明顯提高了存儲帶寬；其工作電壓為1.5V，保證相同頻率下功耗更低。
2019-09-18 14:27:032005 
DDR3 SDRAM是DDR3的全稱，它針對Intel新型芯片的一代內存技術（但目前主要用于顯卡內存），頻率在800M以上。DDR3是在DDR2基礎上采用的新型設計，與DDR2 SDRAM相比具有功耗和發(fā)熱量較小、工作頻率更高、降低顯卡整體成本、通用性好的優(yōu)勢。
2019-10-29 08:00:000 本文檔的主要內容詳細介紹的是DDR和DDR2與DDR3的設計資料總結包括了：一、DDR的布線分析與設計，二、DDR電路的信號完整性，三、DDR Layout Guide，四、DDR設計建議，六、DDR design checklist，七、DDR信號完整性
2020-05-29 08:00:000 從成本的角度來看，DDR3也許的確要比DDR4低一些，所以從這個角度可以講通。
2020-09-08 16:28:235268 近日，安捷倫科技公司推出目標應用為板級或嵌入式存儲器應用的DDR3協(xié)議調試和測試套件，由硬件和軟件的組成。據說該套件是業(yè)界首個功能最齊全的DDR3測試工具，包含業(yè)界最快的（2.0-Gtransfer
2020-08-30 10:06:011315 2021 年，DDR3內存價格受缺貨影響預上漲 40%-50%，春節(jié)之后的價格就已經上漲至3.3美元以上；三星2Gb DDR3價格再創(chuàng)歷史新高，從0.95美元漲至3美元左右。
2021-03-15 15:18:142890 用于 DDR 電源及終端的高效率、雙通道、±3A同步降壓型穩(wěn)壓器符合 DDR / DDR2 / DDR3 標準
2021-03-19 08:44:5013 這篇文章我們講一下Virtex7上DDR3的測試例程，Vivado也提供了一個DDR的example，但卻是純Verilog代碼，比較復雜，這里我們把DDR3的MIG的IP Core掛在Microblaze下，用很簡單的程序就可以進行DDR3的測試。
2021-05-02 09:05:004229 
DDR4相比DDR3的相關變更點相比DDR3，DDR4存在諸多變更點，其中與硬件設計直接相關的變更點主要有：? 增加Vpp電源；? VREFDQ刪除；? CMD、ADD、CTRL命令的端接變更為
2021-11-06 20:36:0030 DDR3全稱double-data-rate 3 synchronous dynamic RAM，即第三代雙倍速率同步動態(tài)隨機存儲器。所謂同步，是指DDR3數據的讀取寫入是按時鐘同步的;所謂動態(tài)
2022-02-21 17:51:455363 
日前，世界著名硬件網站TomsHardware上有消息表示，多家大廠都在考慮停止DDR3內存的生產。DDR3內存早在2007年就被引入，至今已長達15年，因為其不再泛用于主流平臺，即便退出市場也不會
2022-04-06 12:22:566223 ??這篇文章我們講一下Virtex7上DDR3的測試例程，Vivado也提供了一個DDR的example，但卻是純Verilog代碼，比較復雜，這里我們把DDR3的MIG的IP Core掛在Microblaze下，用很簡單的程序就可以進行DDR3的測試。
2022-08-16 10:28:583160 和下降沿都發(fā)生數據傳輸。 圖1. DDR3結構 二、地址的概念及容量計算 2.1地址的概念 ? ? ? ? DDR3的內部是一個存儲陣列，將數據“填
2022-12-21 18:30:055150 DDR3的速度較高，如果控制芯片封裝較大，則不同pin腳對應的時延差異較大，必須進行pin delay時序補償。
2023-07-04 09:25:38936 
電子發(fā)燒友網站提供《PI2DDR3212和PI3DDR4212在DDR3/DDR4中應用.pdf》資料免費下載
2023-07-24 09:50:473 本文開源一個FPGA項目：基于AXI總線的DDR3讀寫。之前的一篇文章介紹了DDR3簡單用戶接口的讀寫方式：《DDR3讀寫測試》，如果在某些項目中，我們需要把DDR掛載到AXI總線上，那就要通過MIG IP核提供的AXI接口來讀寫DDR。
2023-09-01 16:20:377275 
本文介紹一個FPGA開源項目：DDR3讀寫。該工程基于MIG控制器IP核對FPGA DDR3實現讀寫操作。
2023-09-01 16:23:193353 
DDR3帶寬計算之前，先弄清楚以下內存指標。
2023-09-15 14:49:4613799 
DDR3是2007年推出的，預計2022年DDR3的市場份額將降至8%或以下。但原理都是一樣的，DDR3的讀寫分離作為DDR最基本也是最常用的部分，本文主要闡述DDR3讀寫分離的方法。
2023-10-18 16:03:561889 
DDR4和DDR3內存都有哪些區(qū)別？ 隨著計算機的日益發(fā)展，內存也越來越重要。DDR3和DDR4是兩種用于計算機內存的標準。隨著DDR4內存的逐漸普及，更多的人開始對兩者有了更多的關注。 DDR3
2023-10-30 09:22:0013842 EMC計算方法和EMC仿真（1） ——計算方法簡介
2023-12-05 14:56:082943 
隨著技術的不斷進步，計算機內存技術也在不斷發(fā)展。DDR（Double Data Rate）內存條作為計算機的重要組成部分，其性能直接影響到電腦的運行速度和穩(wěn)定性。DDR3和DDR4是目前市場上最常
2024-11-20 14:24:2211366 DDR3、DDR4、DDR5是計算機內存類型的不同階段，分別代表第三代、第四代和第五代雙倍數據速率同步動態(tài)隨機存取存儲器（SDRAM）。以下是它們之間的性能對比： 一、速度與帶寬 DDR3 ：速度
2024-11-29 15:08:2819722 據報道，業(yè)內人士透露，全球三大DRAM內存制造商——三星電子、SK海力士和美光，有望在2025年內正式停產已有多年歷史的DDR3和DDR4兩代內存。 隨著技術的不斷進步和消費級平臺的更新?lián)Q代
2025-02-19 11:11:513468 的講解數據線等長設計。? ? ? 在另一個文件《AD設計DDR3時等長設計技巧-地址線T型等長》中著重講解使用AD設計DDR地址線走線T型走線等長處理的方法和技巧。
2025-07-28 16:33:124 電子發(fā)燒友網站提供《DDR3 SDRAM參考設計手冊.pdf》資料免費下載
2025-11-05 17:04:014
電子發(fā)燒友App
工商網監(jiān)
評論