DRAM制造技術(shù)世代進入10nm世代（不到20nm世代）已經(jīng)過去五年了。過去五年，DRAM技術(shù)和產(chǎn)品格局發(fā)生了巨大變化。因此，我們將總結(jié)和更新DRAM產(chǎn)品、發(fā)展和技術(shù)趨勢。盡管如此，過去 20 年來 DRAM 的定位發(fā)生了顯著變化。為此，在本專欄的前一篇中，我們回顧了從公元 2000 年到 2010 年代初的 DRAM 技術(shù)，作為基礎(chǔ)知識的“回顧”。參考文章《DRAM，何去？何從？》

這次我們將介紹2010年代末至2020年代初的DRAM發(fā)展趨勢。從技術(shù)節(jié)點來看，對應(yīng)29nm代（2Xnm代）到12nm代（1β代）。將其應(yīng)用到ISSCC國際會議上公布的DRAM原型芯片的技術(shù)節(jié)點上，29nm到25nm節(jié)點將于2014年，25nm節(jié)點于2016年，21nm到20nm節(jié)點于2017年，22nm到18nm節(jié)點于2018年， 2019年從22nm到18nm節(jié)點，小型化從1Xnm節(jié)點進展到1Ynm節(jié)點，2020年又進展到1Ynm節(jié)點。

DRAM 技術(shù)節(jié)點過渡（1998-2023）?？v軸是技術(shù)節(jié)點（線性比例），橫軸是出版年份

DRAM的發(fā)展趨勢包括“處理尺寸的小型化”、“存儲器密度的增加”、“存儲容量的增加”和“數(shù)據(jù)傳輸速度（輸入/輸出速度）的增加”。他還將談到一些媒體中關(guān)于趨勢的“虛假（或誤解）”。

審視DRAM 正在“達(dá)到小型化極限”的說法

在半導(dǎo)體邏輯的研發(fā)中，“小型化的極限”一直被人們談?wù)?。正如上次提到的，尖端邏輯MOS FET的加工尺寸已不再與技術(shù)節(jié)點值相匹配，可以說晶體管的小型化已經(jīng)達(dá)到了極限。那么DRAM的小型化又如何呢？

開頭的圖表總結(jié)了 1998 年至 2023 年國際會議 ISSCC 上提出的 DRAM 原型硅芯片的制造技術(shù)節(jié)點（換句話說，25 年來的趨勢）。該圖縱軸顯示技術(shù)節(jié)點，橫軸顯示出版年份。該圖顯示，雖然從1998年到2010年小型化進展迅速，但自2010年以來進展不大。由此可見，“2010年代以來DRAM小型化已接近極限”的說法成立。

然而，這個說法卻包含著一個嚴(yán)重的陷阱。原因是縱軸上的技術(shù)節(jié)點是“線性尺度”的。

濫用線性圖，忽視“比例縮減定律（縮放定律）”

比例縮減定律（也稱為縮放定律、登納德縮放定律或登納德定律）已成為半導(dǎo)體研發(fā)中的半常識。1974年，IBM的Robert H. Dennard和他的同事在IEEE期刊上發(fā)表了一個理論，解釋了根據(jù)比例因子“k”減小MOS FET尺寸的好處，并進行了計算。

從結(jié)論粗略地得出比例定律，如果MOSFET柵極尺寸（柵極長度和柵極寬度）減小到1/k，則延遲時間將減小到1/k，功耗將減小到1/ k. 下降到 的 1/2。這是一個夢幻般的理論，理論上，只需將設(shè)備做得更小，就可以同時實現(xiàn)更快的速度和更低的功耗。而且，從 20 世紀(jì) 70 年代到 90 年代的 MOS FET 和集成電路的發(fā)展一般都遵循這種比例定律。實際使用的“k”約為1.4，或者換句話說，“1/k”約為0.7。

DRAM 的尺寸在 20 世紀(jì) 70 年代到 90 年代推動了小型化，并根據(jù)該比例因子 (1.4) 進行了縮小。當(dāng)然，也有細(xì)微的偏差，但在大約三年的時間里，下一代產(chǎn)品——加工尺寸縮小了0.7倍的大容量DRAM被開發(fā)出來。3年的0.7倍意味著6年后的0.49，即0.7的平方，這意味著尺寸將減半。

我想再次向大家展示一張圖表，總結(jié)了 1998 年至 2023 年 ISSCC 上公布的 DRAM 制造技術(shù)節(jié)點（即 25 年來的趨勢）。該圖縱軸顯示技術(shù)節(jié)點，橫軸顯示出版年份。然而，縱軸已更改為對數(shù)刻度。

DRAM 技術(shù)節(jié)點過渡（1998-2023）?？v軸為技術(shù)節(jié)點（對數(shù)刻度），橫軸為發(fā)表年份。

當(dāng)我將垂直軸更改為對數(shù)刻度時，圖表看起來完全不同。25年來，DRAM技術(shù)節(jié)點繼續(xù)以幾乎恒定的速度小型化，“每七年縮小一半（年率0.906倍）”。雖然沒有1998年之前實現(xiàn)的“六年左右減半（年率0.891倍）”那么快，但小型化的速度顯然保持在恒定的速度。從該圖中可以看出，沒有任何限制的跡象（除了現(xiàn)實之外）。

比例歸約律是通過維度相乘建立的。這不是加法。對數(shù)圖是準(zhǔn)確顯示因乘法（或除法）而變化的物理量的趨勢的圖。在這種情況下引入“線性圖”（即加法圖）本身就可以被視為一種憤怒。

驗證“自 2010 年代末以來內(nèi)存密度的提高進展迅速”的理論

在圍繞記憶密度增加趨勢的討論中也可以看到類似的憤怒或虛假敘述。下面是在國際會議 ISSCC 上展示的 1999 年至 2023 年 DRAM 原型硅芯片存儲密度的圖表。垂直軸（存儲密度）采用線性刻度。

從1999年到2010年，存儲密度（Gbit/mm2）保持不變或略有增加。但自2014年以來，這一數(shù)字一直在快速增長。因此，DRAM硅芯片的存儲密度“自2010年代中期以來迅速提高”的說法似乎是正確的......

DRAM 存儲密度的變化（每個硅芯片）（1999-2023 年）。縱軸是存儲密度（線性刻度），

由于以線性比例繪制內(nèi)存密度，這種說法也被誤解了。這是因為晶體管尺寸減半意味著其面積減少四分之一。面積按尺寸的平方減小。當(dāng)然。因此，原則上，如果尺寸減半，存儲密度會增加四倍。

存儲密度也基本上由乘法決定。不能說在那里引入線性圖是正確的。對數(shù)圖是合適的。如果換成對數(shù)圖，您會看到與以前完全不同的視圖。從1999年到2023年，存儲密度將“在11年內(nèi)以10倍的恒定速度提高（每年1.23倍）”。自2014年以來，存儲密度的增長速度與以前相同。

DRAM 存儲密度的變化（每個硅芯片）（1999-2023 年）。縱軸是存儲密度（對數(shù)刻度），橫軸是出版年份。

年增長率1.23倍意味著存儲密度將在6.7年內(nèi)翻兩番?？梢钥闯?，這與“七年減半”的小型化趨勢非常契合（原則上七年內(nèi)存密度翻兩番）。

2010 年代末最大存儲容量再次擴大

接下來是每個硅芯片的最大存儲容量（我不會在這里討論錯誤的理論）。正如上次提到的，DRAM的存儲容量在2000年代停止了大幅增長。1995年至2014年ISSCC公布的最大存儲容量在20年間放緩至8倍，即每年1.11倍。順便說一下，“3年4倍”就是年化1.59倍。

然而，2010年代末，存儲容量再次開始擴大。2014年至2023年的最大存儲容量在八年間增加了兩倍，每年增加1.32倍?？v觀各個接口系列，可以看出DDR和LPDDR系統(tǒng)正在推動容量的增加。DDR類型似乎反映了數(shù)據(jù)中心（服務(wù)器）對更大容量主存儲器不斷增長的需求，而LPDDR類型則反映了高端智能手機對更大容量主存儲器不斷增長的需求。

DRAM 存儲容量趨勢（每個硅芯片）（1990-2023 年）

為每個接口系列繪制的 DRAM 存儲容量（每個硅芯片）趨勢（2000-2023 年）

LPDDR系統(tǒng)在數(shù)據(jù)輸入/輸出速度上超越DDR系統(tǒng)

接下來是數(shù)據(jù)輸入/輸出速度（數(shù)據(jù)傳輸速度）。自 ISSCC 發(fā)布以來，繪制了 2000 年至 2023 年每引腳的速度（Gbps/引腳）。DRAM 數(shù)據(jù)傳輸速度根據(jù)接口系列的不同而有很大差異。速度最快的是GDDR系統(tǒng)，比其他接口系統(tǒng)快3到4倍。HBM?系統(tǒng)是最慢的。HBM系統(tǒng)的設(shè)計理念與其他接口不同。降低電路時鐘以減少電流消耗，并將輸入/輸出引腳數(shù)量增加至1,024個以提高數(shù)據(jù)傳輸速度（帶寬）。

繪制了每個接口系列 (2000-2023) 的 DRAM 數(shù)據(jù)傳輸速度變化

比較2000-2012年和2000-2023年每個接口系列的每引腳速度，趨勢存在一些差異。從2000年到2012年，速度提升速度最快的是GDDR系統(tǒng)，以年化1.28倍的速度持續(xù)提升。接下來是年增長率為1.18倍的DDR系統(tǒng)，其次是年增長率為1.14倍的LPDDR系統(tǒng)。截至 2012 年，HBM 系統(tǒng)仍在開發(fā)中，尚未在 ISSCC 上公布。

從2000年到2023年，HBM系統(tǒng)的速度提升速度最快。HBM 芯片于 2014 年在 ISSCC 上首次發(fā)布。從此時起到2022年，速度以年化1.32倍的相當(dāng)高的速度增長。另一方面，GDDR系統(tǒng)的速度增長明顯放緩，2000年至2023年的年增長率為1.15倍。按年計算，DDR 系統(tǒng)也失去了一些動力。另一方面，LPDDR系統(tǒng)略微提高了速度。

DRAM 數(shù)據(jù)傳輸速度（每個引腳）增加的趨勢（“2000-2012”和“2000-2023”之間的比較）

DDR 和 LPDDR 系統(tǒng)之間的數(shù)據(jù)傳輸速度發(fā)生了逆轉(zhuǎn)。當(dāng)LPDDR系統(tǒng)在2000年代末投入實際使用時，其數(shù)據(jù)傳輸速度低于DDR系統(tǒng)。由于LPDDR系統(tǒng)降低了電源電壓并使用多種技術(shù)來抑制電流消耗，因此數(shù)據(jù)傳輸速度較低是正常的。不過，此后LPDDR系統(tǒng)的速度提升速度比DDR系統(tǒng)更快。結(jié)果，數(shù)據(jù)傳輸速度在 2010 年代中期發(fā)生逆轉(zhuǎn)，并且差距從 2010 年代末開始擴大。

LPDDR 系列和 DDR 系列的數(shù)據(jù)傳輸速度（每個引腳）的變化。2016年，LPDDR系統(tǒng)的速度超過了DDR系統(tǒng)。此后，差距擴大。

根據(jù)接口系列的不同，發(fā)展重點分為高速和大容量。

這是一個總結(jié)。我們比較了 2000 年代至 2010 年代初以及 2010 年代末至 2020 年代初的 DRAM 發(fā)展趨勢。以下是 2010 年代末至 2020 年代初趨勢的簡要說明。

對更高速度的需求不斷增長，導(dǎo)致 HBM 模塊的超高速版本商業(yè)化。目前尚不清楚這是否是一種反應(yīng)，但 GDDR 系統(tǒng)的速度提升有所放緩。

DRAM發(fā)展趨勢變化（2000年代至2010年代初、2010年代末至2020年代初比較）

DDR 系統(tǒng)的大容量已經(jīng)復(fù)蘇。其背景是機器學(xué)習(xí)（大規(guī)模學(xué)習(xí)）的革命性演變突然增加了對更大主存容量的需求。數(shù)據(jù)中心和服務(wù)器處理的數(shù)據(jù)量的增加似乎也起到了一定作用。

最值得注意的是，DRAM小型化的步伐保持不變。加工尺寸（換算為有源區(qū)域的半節(jié)距）減小的速度在大約七年內(nèi)減半。我想關(guān)注10nm代以后是否還能保持這個速度。

編輯：黃飛

?