摘 要 :ＤＤＲ３ ＳＤＲＡＭ 是第二代雙倍數(shù)據(jù)傳輸速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器， 以其大容量、 高速率和良好的兼容性得到了廣泛應(yīng)用。 文中介紹了 ＤＤＲ３ 的特點(diǎn)和操作原理， 以及利用 ＭＩＧ 軟件工具在 Ｖｉｒｔｅｘ － ６ 系列 ＦＰＧＡ 中實(shí)現(xiàn) ＤＤＲ３ ＳＤＲＡＭ控制器的設(shè)計(jì)方法， 并進(jìn)行硬件測(cè)試。 驗(yàn)證了 ＤＤＳ３ 控制器的可行性， 其工作穩(wěn)定、 占用資源少、 可植性強(qiáng)等。

ＤＤＲ３ ＳＤＲＡＭ 是從 ＤＤＲ、 ＤＤＲ２ 發(fā)展而來(lái)的一種高 速同步動(dòng)態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器。 由于 ＤＤＲ３ ＳＤＲＡＭ 可以 在脈沖的上升和下降沿都傳輸數(shù)據(jù)， 因此傳輸數(shù)據(jù)的等 效頻率是工作頻率的兩倍。 與 ＤＤＲ２ 相比， ＤＤＲ３ 主要 有以下優(yōu)勢(shì)： （ １） ＤＤＲ３ 采用 ８－ ｂｉｔ 預(yù)取技術(shù)， 解決了 外部數(shù)據(jù)傳輸率與核心頻率之間的矛盾， 保證了數(shù)據(jù) 傳輸率的持續(xù)增長(zhǎng)， 同時(shí)增加了帶寬。 （ ２） ＤＤＲ３ 的核 心電壓為 １.５ Ｖ， 增加異步重置與 ＺＱ 校準(zhǔn)功能， 功耗 比 ＤＤＲ２ 降低了 ２５％ 。 （ ３） ＤＤＲ３ 存儲(chǔ)器模塊的地址、 命令、 控制信號(hào)和時(shí)鐘采用了“ ｆｌｙ － ｂｙ” 的拓?fù)浣Y(jié)構(gòu)， 大幅減輕了地址 ／ 命令 ／ 控制與數(shù)據(jù)總線的負(fù)載， 提高 了信號(hào)的完整性［ ２］ 。本文介紹了 ＤＤＲ３ 的特點(diǎn)和操作原理， 利用 ＭＩＧ 軟 件工具在 Ｖｉｒｔｅｘ － ６ 系列 ＦＰＧＡ 中實(shí)現(xiàn) ＤＤＲ３ ＳＤＲＡＭ 控 制器的設(shè)計(jì)， 并給出了硬件測(cè)試的結(jié)果。

1 DDR3 的操作原理

ＤＤＲ３ ＳＤＲＡＭ 加電后必須按照規(guī)定的步驟完成 初始化。 在初始化的過(guò)程中應(yīng)注意對(duì)模式寄存器和擴(kuò) 展模式寄存器的配置。 通過(guò)初始化可以完成對(duì) ＣＡＳ 延遲， 突發(fā)長(zhǎng)度， 突發(fā)類(lèi)型， 輸出驅(qū)動(dòng)能力， 片上端接電 阻（ ＯＤＴ） 的值， 伴隨 ＣＡＳ 的附加延遲， 片外驅(qū)動(dòng)器校 準(zhǔn)等配置［ ３ － ４］ 。 初始化完成后， ＤＲ３ ＳＤＲＡＭ 進(jìn)入正常 工作狀態(tài)， 此時(shí)可以對(duì)其進(jìn)行尋址和讀寫(xiě)操作。

1. 1 預(yù)充命令
預(yù)充命令用于釋放已經(jīng)打開(kāi)的 Ｂａｎｋ 和已經(jīng)打開(kāi) 的行或者打開(kāi)新的 Ｂａｎｋ 和新的行。 發(fā)送預(yù)充命令后， 要經(jīng)過(guò) ｔＲＰ（ Ｒｏｗ Ｐｒｅｃｈａｒｇｅ ｃｏｍｍａｎｄ Ｐｅｒｉｏｄ， 行預(yù)充電 有效周期） 個(gè)時(shí)鐘發(fā)送行有效命令。 如果超過(guò)了這個(gè) 延遲， 那么 Ｂａｎｋ 就會(huì)進(jìn)入空閑狀態(tài)。 地址線的 Ａ１０ 用于決定是對(duì)一個(gè)還是所有的 Ｂａｎｋ 進(jìn)行預(yù) 充。 一 個(gè)Ｂａｎｋ 被預(yù)充之后， 進(jìn)入空閑狀態(tài)， 等待接收激活命令。

1. 2 激活命令
在任何讀寫(xiě)命令被發(fā)送到 ＤＤＲ３ ＳＤＲＡＭ 存儲(chǔ)器 的行上之前， Ｂａｎｋ 中的行必須使用激活命令進(jìn)行激 活。 與激活命令一起被觸發(fā)的地址用來(lái)選擇將要存取 的 Ｂａｎｋ 和行， 與讀或?qū)懨钜黄鹩|發(fā)的地址位用來(lái)選 擇突發(fā)存取的起始列單元。

1. 3 讀命令
讀命令用來(lái)啟動(dòng)一個(gè)突發(fā)的存儲(chǔ)器讀操作， 以訪 問(wèn)一個(gè)激活的行。 ＢＡ０ ～ ＢＡ２ 用來(lái)選擇存儲(chǔ)體 Ｂａｎｋ 地址， Ａ０ ～ Ａｉ 提供的輸入地址用來(lái)選擇開(kāi)始列位置。 在讀操作完成之后， 這個(gè)行在隨后的訪問(wèn)中仍是活躍， 直到該行被預(yù)充命令關(guān)閉。 隨著數(shù)據(jù)一起傳送的還包 括一個(gè)雙向的數(shù)據(jù)選通信號(hào) ＤＱＳ， 在讀周期中， ＤＱＳ 由 ＤＤＲ 存儲(chǔ)器產(chǎn)生， 它與數(shù)據(jù)時(shí)邊沿對(duì)齊， 其讀時(shí) 序［ ２］ 如圖 １ 所示。

1.4 寫(xiě)命令
寫(xiě)命令用來(lái)啟動(dòng)一個(gè)突發(fā)的 存 儲(chǔ) 器 寫(xiě) 操 作， 由 ＦＰＧＡ 向 ＤＤＲ３ ＳＤＲＡＭ 寫(xiě) 入 數(shù) 據(jù)， 只 需 按 照 ＤＤＲ３ ＳＤＲＡＭ 的工作要求發(fā)出相應(yīng)的指令即可。 ＢＡ０ ～ ＢＡ２ 用來(lái)選擇存儲(chǔ)體 Ｂａｎｋ 地址， Ａ０ ～ Ａｉ 提供的輸入地址用 來(lái)選擇開(kāi)始列位置。 在寫(xiě)周期中， ＤＱＳ 由 ＤＤＲ３ 控制 器產(chǎn)生， 它 與 數(shù) 據(jù) 時(shí) 中 心 對(duì) 齊， 其 寫(xiě) 時(shí) 序［ ２］ 如 圖 ２ 所示。

1. 5 刷新命令
ＤＤＲ３ 是動(dòng)態(tài)存儲(chǔ)器， 必須要定期進(jìn)行刷新才能 維持其存儲(chǔ)的內(nèi)容。 刷新間隔和 ＤＤＲ３ 存儲(chǔ)器芯片的 溫度有關(guān)。 刷新方式分為兩種： 自動(dòng)刷新和自刷新。 自動(dòng)刷新用于正常操作模式， 在自動(dòng)刷新時(shí)， 其他命令 無(wú)法操 作。 自 刷 新 主 要 用 于 低 功 耗 狀 態(tài) 下 的 數(shù) 據(jù) 保存。