（文章來(lái)源：IT時(shí)報(bào)）

為了追逐最高密度以及高帶寬的互連，英特爾正不斷加大對(duì)3D互連裸片疊加相關(guān)技術(shù)的開(kāi)發(fā)。

Ravi介紹，英特爾的AIB高級(jí)互連走線技術(shù)每平方毫米Shoreline帶寬密度可以達(dá)到130，Areal帶寬密度可以達(dá)到150，同時(shí)針腳速度會(huì)達(dá)到2.0Gbps，物理層的能耗效率是0.85，相比競(jìng)爭(zhēng)對(duì)手擁有明顯的技術(shù)優(yōu)勢(shì)；英特爾的MDIO技術(shù)則可以在整個(gè)封裝內(nèi)實(shí)現(xiàn)裸片間的互連，技術(shù)支持小型芯片IP模塊庫(kù)的模塊化系統(tǒng)設(shè)計(jì)，它可以提供更高的能源效率，并達(dá)到AIB技術(shù)響應(yīng)速度和帶寬密度的兩倍以上。

除此之外，英特爾還能夠?qū)⒁恍K硅中介層放進(jìn)芯片組封裝里，得以在局部實(shí)現(xiàn)超高密度布線，使用硅工藝后，可以輕松地把單位導(dǎo)線數(shù)量成倍提高，達(dá)到200、400，甚至500到600。與之相配合，英特爾的Foveros技術(shù)可以在常規(guī)鉛筆的核心直徑大小的基礎(chǔ)裸片面積之上搭載更多的單片，利用非常輕薄的晶圓進(jìn)行生產(chǎn)。

如果將EMIB和Foveros相集成，則被被稱為Co-EMIB(嵌入式多芯片互連橋接)技術(shù)，其把2D和3D芯片進(jìn)行融合，把不同芯片進(jìn)行不同層面的分割級(jí)，并且把它放在同一個(gè)封裝內(nèi)實(shí)現(xiàn)了實(shí)現(xiàn)高帶寬、低功耗，連接了更高的計(jì)算性能和能力。

Adel Elsherbini英特爾封裝研究事業(yè)部組件研究部首席工程師進(jìn)一步解釋，封裝互連技術(shù)有兩種主要的方式，一種是把主要相關(guān)功能在封裝上進(jìn)行集成；另外一個(gè)是SOC的方式，會(huì)把具備不同功能屬性的小芯片進(jìn)行連接，并放在同一封裝里，通過(guò)這種方法可以實(shí)現(xiàn)接近于單晶片的特點(diǎn)性能和功能。

“高密度垂直互連、全橫向互連、全方位互連，這三種互連方式都可以提高我們每立方毫米上的功能并實(shí)現(xiàn)類似于單鏡片的性能?！盇del Elsherbini強(qiáng)調(diào)。

“不管是選擇哪一種的實(shí)現(xiàn)路徑，都需要我們做到異構(gòu)集成和專門(mén)的帶寬需求，而異構(gòu)集成和專門(mén)的帶寬需求也可以幫助我們?nèi)?shí)現(xiàn)密度更高的多芯片集成?！盇del Elsherbini 表示，英特爾的具體微縮的方向有三個(gè)：一個(gè)是用于堆疊裸片的高密度垂直互連，可以大幅度提高帶寬，實(shí)現(xiàn)高密度裸片疊加；第二種是全局橫向互連，在小芯片集成中保證更高的帶寬；第三個(gè)是全方位互連，通過(guò)全方位互連可以實(shí)現(xiàn)我們之前所無(wú)法達(dá)到的3D堆疊帶來(lái)的性能。

另外，Adel Elsherbini還介紹，英特爾的新的全向互連技術(shù)(ODI)為封裝中小型芯片之間的全方位互連通信提供了更大的靈活性。芯片可以像EMIB技術(shù)那樣水平地與其他小芯片通信，也可以像Foveros技術(shù)那樣，通過(guò)硅通孔與底層裸芯片垂直通信?！癘DI使用大的垂直通孔直接從封裝基板到頂部裸晶圓片供電，這種大通孔比傳統(tǒng)的硅通孔大得多，電阻低，可以提供更穩(wěn)定的功率傳輸，同時(shí)通過(guò)疊加獲得更高的帶寬和更低的延遲。同時(shí)，這種方法減少了基片中所需的硅孔數(shù)，為有源晶體管釋放了更多的面積，并優(yōu)化了裸晶片的尺寸。”