在繼電保護(hù)測試裝置中， 既有復(fù)雜的算法， 又涉及多種檢測與控制方案。用DSP實(shí)現(xiàn)算法和多方案的配置，用CPLD進(jìn)行實(shí)時(shí)檢測和控制，是一種較好的獨(dú)立運(yùn)行模式。一般CPLD的配置依靠專
2011-10-17 15:22:26
1333 
群組智能控制器的核心采用DSP TMS320F2812芯片，輔以CPLD EPM3128芯片來實(shí)現(xiàn)鍵盤和液晶的時(shí)序邏輯，減少擴(kuò)展芯片帶來的體積問題，外圍電路主要包括信號(hào)調(diào)理電路和脫扣控制電路等。為適應(yīng)智能電網(wǎng)的無線通信，在智能控制器中添加GPRS模塊，使得斷路器能夠更好地融入到智能電網(wǎng)中。
2020-09-07 17:52:002949 
CPLD在DSP系統(tǒng)中的應(yīng)用設(shè)計(jì)
2011-08-03 16:15:49
我用MAX3491做422接口，CPLD作為422與DSP之間邏輯配置，實(shí)現(xiàn)數(shù)據(jù)收發(fā)盡量減少對(duì)DSP的占用。這樣的話CPLD空間大概要多少？EPM1270資源夠用不？
2017-08-28 14:38:22
本帖最后由 zhaironghui 于 2015-7-28 17:40 編輯
自己做的一塊板子，（CPLD 和 DSP 上電后有引腳連接在一起）1.當(dāng)只向其中一塊芯片下載程序時(shí)能成功。（比如向
2015-07-28 17:24:08
CPLD控制AD 轉(zhuǎn)換芯片進(jìn)行轉(zhuǎn)換，轉(zhuǎn)換之后將數(shù)字信號(hào)傳給外部RAM ,請(qǐng)問各位大神，怎么編寫DSP訪問外部RAM的程序。
2016-03-05 11:37:37
自己做的DSP2812+CPLD板子
2016-01-18 14:39:49
DSP、MCU、ARM、CPLD/FPGA對(duì)比分析哪個(gè)好？
2021-10-22 07:17:10
的速度是480Mbits/s，完全可以滿足圖像采集、傳輸以及后續(xù)處理的要求。系統(tǒng)中采用 DSP+CPLD的硬件設(shè)計(jì)方案，采用現(xiàn)場可編程芯片 CPLD及兩片 SRAM構(gòu)成的圖像采集和存儲(chǔ)系統(tǒng)，可以根據(jù)
2019-06-20 07:31:29
是480Mbits/s，完全可以滿足圖像采集、傳輸以及后續(xù)處理的要求。系統(tǒng)中采用 DSP+CPLD的硬件設(shè)計(jì)方案，采用現(xiàn)場可編程芯片 CPLD及兩片 SRAM構(gòu)成的圖像采集和存儲(chǔ)系統(tǒng)，可以根據(jù)
2019-07-26 07:16:41
如何在CPLD內(nèi)部構(gòu)造一個(gè)雙口RAM，實(shí)現(xiàn)DSP從CPLD中讀寫數(shù)據(jù)
2015-10-25 17:14:50
在DSP開發(fā)板上見到CPLD，完全不知道是什么。。。百度了一下說是像FPGA這種的可編程邏輯器件。用來擴(kuò)展IO口？不懂額，為什么stm32開發(fā)板上不用擴(kuò)展IO口，DSP就需要呢？CPLD跟FPGA
2019-02-19 06:35:32
各位老師，dsp和cpld 外接看門狗芯片。啟動(dòng)的時(shí)候先是由cpld獨(dú)自輸出喂狗信號(hào)給WDI,然后等dsp下載完程序后，再讓dsp接管對(duì)看門狗的控制，這樣dsp跑飛了系統(tǒng)才能復(fù)位。這樣的說法對(duì)么？謝謝各位老師
2013-09-16 18:55:05
dsp 2407+CPLD實(shí)驗(yàn)指導(dǎo)書
2012-05-02 00:19:20
簡介：主要用于大功率100KW以上，SD300感應(yīng)加熱電源為高速雙DSP+CPLD設(shè)計(jì)，工作頻率400Hz-100KHz，串聯(lián)諧振控制方式，完善的故障檢測及報(bào)警功能，寬頻率自動(dòng)跟蹤系統(tǒng)，事件記錄功能
2021-11-15 08:27:01
申請(qǐng)理由：初學(xué)DSP，希望能有塊開發(fā)板盡快入門，謝謝項(xiàng)目描述：實(shí)現(xiàn)對(duì)電力系統(tǒng)大型設(shè)備智能在線監(jiān)測，將CPLD/FPGA和DSP技術(shù)結(jié)合起來實(shí)現(xiàn)智能監(jiān)測裝置系統(tǒng)的解決方案,解決了以往智能儀器中采用51系列單片機(jī)作為底層處理器存在的數(shù)據(jù)處理能力弱,速度慢以及實(shí)時(shí)性不強(qiáng)的問題。
2015-10-29 11:00:03
，6為地址總線驅(qū)動(dòng)電路使能信號(hào)，7為DSP輸出控制總線，8為CPLD譯碼后輸人DSP的信號(hào)線，9為DSP同步外圍電路的時(shí)鐘，10為DMA輸人時(shí)鐘，11為RAM，8237和聲卡的讀寫信號(hào)，12為鎖存信號(hào)
2018-12-14 10:57:58
(Digital Signal Processor)與CPLD的連接是通過DSP的外部存儲(chǔ)器接口實(shí)現(xiàn)的。我們通過/IS管腳將其擴(kuò)展到外部I/O空間，數(shù)據(jù)總線的高8位和地址總線的低8位與CPLD相連，并且我們將
2019-05-21 05:00:16
本帖最后由 eehome 于 2013-1-5 09:53 編輯
摘要：以先進(jìn)的TMS320F2812型數(shù)字信號(hào)處理器(DSP)為主控制芯片，利用CPLD實(shí)現(xiàn)無刷直流電機(jī)(BLDCM)的邏輯換
2012-12-21 09:35:24
探測系統(tǒng)對(duì)輸入的空間瞬態(tài)光輻射信號(hào)進(jìn)行實(shí)時(shí)識(shí)別處理，反演估算出空間瞬態(tài)信號(hào)能量大小并報(bào)告發(fā)生時(shí)刻。采用DSP+CPLD的數(shù)字處理方案，利用 dsp的高速數(shù)字信號(hào)處理特性及cold的復(fù)雜邏輯可編程特性
2019-06-25 06:26:46
研究了一種用FPGA技術(shù)實(shí)現(xiàn)三輪全方位移動(dòng)機(jī)器人運(yùn)動(dòng)控制系統(tǒng)的方法，與雙DSP結(jié)構(gòu)，DSP+CPLD結(jié)構(gòu)，以及DSP+專用集成電路結(jié)構(gòu)等相比，該方法具有簡單可靠，擴(kuò)展性強(qiáng)等特點(diǎn)。且FPGA設(shè)計(jì)簡單，使用方便，開發(fā)周期短，能夠?qū)崿F(xiàn)真正的SOPC系統(tǒng)。
2019-10-22 07:35:19
本文設(shè)計(jì)了一種基于CPLD和DSP器件的多分辨率圖像采集處理系統(tǒng)，重點(diǎn)介紹了CPLD在采集過程中邏輯控制的靈活應(yīng)用。
2021-06-04 06:08:56
跪求，有償幫助 ， 跪求大牛有償幫助 DSP與CPLD的仿真時(shí)序圖。。。聯(lián)系方式 QQ：1548551049
2014-04-15 20:29:34
本文介紹的智能控制單元采用數(shù)字信號(hào)處理器（DSP）及嵌入式實(shí)時(shí)操作系統(tǒng)完成各種數(shù)據(jù)的處理、通信和算法的設(shè)計(jì)，而狀態(tài)量的采集和執(zhí)行信號(hào)輸出將由復(fù)雜可編程邏輯器（CPLD）完成，主要是基于CPLD內(nèi)部硬件電路結(jié)構(gòu)的可靠性和對(duì)狀態(tài)采集的實(shí)時(shí)性，該系統(tǒng)可以滿足系統(tǒng)控制實(shí)時(shí)性及可靠性的要求。
2021-05-08 06:44:24
是480Mbits/s，完全可以滿足圖像采集、傳輸以及后續(xù)處理的要求。系統(tǒng)中采用DSP+CPLD的硬件設(shè)計(jì)方案，采用現(xiàn)場可編程芯片 CPLD及兩片SRAM構(gòu)成的圖像采集和存儲(chǔ)系統(tǒng)，可以根據(jù)不同的需要進(jìn)行現(xiàn)場編程
2019-09-18 08:31:58
有償找一位精通CPLD和DSP的高手，需要教的內(nèi)容為：在CPLD中用Verilog語言編寫增量式編碼器信號(hào)的鑒相細(xì)分、計(jì)數(shù)功能，以及CPLD與DSP之間進(jìn)行數(shù)據(jù)傳輸通信、DSP中編寫相關(guān)算法以及
2013-07-26 20:49:22
求一種DSP+CPLD新型的智能儀器的設(shè)計(jì)方案
2021-05-08 07:54:25
本文首先介紹了并聯(lián)型APF的系統(tǒng)結(jié)構(gòu)和工作原理，然后討論了基于DSP+CPLD的全數(shù)字化控制系統(tǒng)的實(shí)現(xiàn)方案，并對(duì)該控制系統(tǒng)的硬件電路和軟件系統(tǒng)設(shè)計(jì)進(jìn)行了研究，最后給出了實(shí)驗(yàn)波形，驗(yàn)證了控制策略的有效性。
2021-04-22 06:16:02
:: warning: (1273) Omniscient Code Generation not available in Free mode各位這個(gè)警告是什么意思啊，用的是MPLAB X IED
2014-05-18 00:19:10
另外，在DSP系統(tǒng)中為什么要使用CPLD？有大俠指導(dǎo)嗎？
2019-07-05 03:42:00
如何利用CPLD實(shí)現(xiàn)智能數(shù)字電壓表的設(shè)計(jì)？數(shù)字電壓表系統(tǒng)是如何組成的？其工作原理是什么？如何實(shí)現(xiàn)CPLD功能模塊的設(shè)計(jì)？
2021-04-13 06:07:19
的接口電路整個(gè)系統(tǒng)結(jié)構(gòu)框圖如圖2所示。從圖中可以看出，CPLD主要完成數(shù)據(jù)總線驅(qū)動(dòng)、地址總線驅(qū)動(dòng)、地址鎖存器、譯碼和時(shí)鐘分頻等功能，其中譯碼電路是整個(gè)電路的核心。數(shù)據(jù)總線驅(qū)動(dòng)電路和地址總線驅(qū)動(dòng)將DSP
2019-05-31 05:00:03
系統(tǒng)結(jié)構(gòu)框圖如圖2所示。從圖中可以看出，CPLD主要完成數(shù)據(jù)總線驅(qū)動(dòng)、地址總線驅(qū)動(dòng)、地址鎖存器、譯碼和時(shí)鐘分頻等功能，其中譯碼電路是整個(gè)電路的核心。數(shù)據(jù)總線驅(qū)動(dòng)電路和地址總線驅(qū)動(dòng)將DSP的內(nèi)部數(shù)據(jù)
2019-06-05 05:00:14
IEEE Std.C57.135(E):2001標(biāo)準(zhǔn) IED 62032(E):2005
2008-07-27 18:39:54
17 結(jié)合繼電保護(hù)測試裝置的研制體會(huì)，介紹基于DSP 的CPLD 多方案現(xiàn)場可編程配置方法，給出硬件的配置連接、CPLD 配置數(shù)據(jù)的獲取與存儲(chǔ)方法和CPLD 在DSP 控制下的被動(dòng)串行配置過程。設(shè)
2009-04-15 08:50:5529 講述快速器件DSP和慢速器件液晶模塊的接口方法；結(jié)合作者實(shí)際工作的一個(gè)成功應(yīng)用，給出TMS320C32 DSP 與內(nèi)藏T6963C 控制器的液晶模塊通過CPLD 接口的硬件和軟件實(shí)例。
2009-04-16 10:26:4422 結(jié)合繼電保護(hù)測試裝置的研制體會(huì)，介紹基于DSP 的CPLD 多方案現(xiàn)場可編程配置方法，給出硬件的配置連接、CPLD 配置數(shù)據(jù)的獲取與存儲(chǔ)方法和CPLD 在DSP 控制下的被動(dòng)串行配置過程。設(shè)
2009-05-18 14:33:2416 講述快速器件DSP 和慢速器件液晶模塊的接口方法；結(jié)合作者實(shí)際工作的一個(gè)成功應(yīng)用，給出TMS320C32 DSP 與內(nèi)藏T6963C 控制器的液晶模塊通過CPLD 接口的硬件和軟件實(shí)例。關(guān)鍵
2009-05-31 14:27:2222 設(shè)計(jì)了利用TMS320LF2407A 與EPM3032A 控制的ADS7805 多通道采集系統(tǒng)的邏輯結(jié)構(gòu)，介紹了系統(tǒng)的工作原理，詳細(xì)描述了ADS7805、DSP 及CPLD 之間接口的硬件與軟件設(shè)計(jì)。關(guān)鍵詞 DSP；CPLD
2009-06-18 08:14:3059 針對(duì)柔性化制造的要求，構(gòu)建了以DSP＋CPLD為基礎(chǔ)的數(shù)控系統(tǒng)平臺(tái)。該平臺(tái)集成度高、穩(wěn)定性強(qiáng)，能實(shí)現(xiàn)生產(chǎn)過程的高速度、高精度要求，實(shí)現(xiàn)了基于CPLD的可重構(gòu)設(shè)計(jì)，提高了系
2009-06-18 09:58:2523 本文主要介紹數(shù)字信號(hào)處理器(DSP)和復(fù)雜可編程邏輯控制器(CPLD)在遠(yuǎn)動(dòng)終端控制系統(tǒng)中的應(yīng)用。為提高系統(tǒng)的實(shí)時(shí)響應(yīng)性能和信號(hào)處理能力，在硬件上，采用DSP 和CPLD技術(shù)，提
2009-08-07 10:36:5311 基于CPLD 和DSP 設(shè)計(jì)了線陣CCD 檢測系統(tǒng)，CCD 的時(shí)序驅(qū)動(dòng)由CPLD 實(shí)現(xiàn)，經(jīng)過運(yùn)放后的視頻信號(hào)由TMS320F2812 進(jìn)行采集和處理，此檢測系統(tǒng)已成功應(yīng)用于醫(yī)藥包裝行業(yè)的數(shù)粒機(jī)系統(tǒng)，能夠可
2009-08-13 14:53:4622 介紹了采用CPLD 實(shí)現(xiàn)DSP 芯片TMS320C6713 和背板VME 總線之間高速數(shù)據(jù)傳輸?shù)南到y(tǒng)設(shè)計(jì)方法。設(shè)計(jì)中采用VHDL 語言對(duì)CPLD 進(jìn)行編程。同時(shí)由于CPLD 的現(xiàn)場可編程特性，增強(qiáng)了整個(gè)系統(tǒng)
2009-08-15 08:39:2351 設(shè)計(jì)了利用TMS320LF2407A 與EPM3032A 控制的ADS7805 多通道采集系統(tǒng)的邏輯結(jié)構(gòu)，介紹了系統(tǒng)的工作原理，詳細(xì)描述了ADS7805、DSP 及CPLD 之間接口的硬件與軟件設(shè)計(jì)。
2009-11-30 16:23:4043 本文介紹了一種基于DSP TMS320F2812和CPLD EPM7128SQC100的液晶模塊的設(shè)計(jì)與實(shí)現(xiàn)方法。將CPLD作為DSP與液晶模塊之間連接的橋梁，解決了快速處理器DSP與慢速外設(shè)液晶模塊的匹配問題，給
2010-01-20 14:48:1554 為了實(shí)現(xiàn)實(shí)時(shí)便攜式數(shù)字圖像穩(wěn)定系統(tǒng)的現(xiàn)場應(yīng)用，設(shè)計(jì)一種基于DSP C6416的實(shí)時(shí)數(shù)字圖像穩(wěn)定系統(tǒng)。該系統(tǒng)由CPLD進(jìn)行處理邏輯和視頻同步控制，通過兩個(gè)雙端口RAM作為數(shù)據(jù)輸
2010-07-10 16:29:1135 針對(duì)柔性化制造的要求，構(gòu)建了以DSP＋CPLD為基礎(chǔ)的數(shù)控系統(tǒng)平臺(tái)。該平臺(tái)集成度高、穩(wěn)定性強(qiáng)，能實(shí)現(xiàn)生產(chǎn)過程的高速度、高精度要求，實(shí)現(xiàn)了基于CPLD的可重構(gòu)設(shè)計(jì)，提高了系統(tǒng)的
2010-07-13 15:44:0213 以max700系列為代表!介紹了CPLD在DSP系統(tǒng)中的應(yīng)用實(shí)例" 該方案具有一定的普遍適用性"
2010-07-19 17:05:2139 基于DSP的線列陣流噪聲數(shù)據(jù)采集系統(tǒng),針對(duì)拖曳線列陣聲吶的特點(diǎn),為了能測試到對(duì)其性能影響最大的流噪聲,采用先進(jìn)的DSP+CPLD結(jié)構(gòu),實(shí)現(xiàn)對(duì)多通道聲吶信號(hào)的檢測并對(duì)其分時(shí)采樣,然后
2010-07-21 17:11:4918 設(shè)計(jì)了一種基于DSP+CPLD構(gòu)架的電能質(zhì)量監(jiān)測裝置，該裝置利用CPLD產(chǎn)生DSP外圍器件的控制時(shí)序，丈中詳細(xì)介紹了CPLD對(duì)DSP外圍器件的邏輯接口設(shè)計(jì)，通過MAX+PLUSII對(duì)CPLD的控制時(shí)序進(jìn)行
2010-08-26 16:06:2031 摘要：以Altera公司MAX700舊系列為代表，介紹了CPLD在DSP系統(tǒng)中的應(yīng)用實(shí)例。該方案具有一定的普遍適用性DSP的速度較快，要求譯碼的速度也必
2006-03-11 17:39:492397 
基于DSP與CPLD的I2C總線接口的設(shè)計(jì)與實(shí)現(xiàn)
帶有Ｉ2Ｃ總線接口的器件可以十分方便地將一個(gè)或多個(gè)單片機(jī)及外圍器件組成單片機(jī)系統(tǒng)。盡管這種總線結(jié)構(gòu)沒有并行總線那
2009-03-28 15:07:471487 
【摘 要】 利用DSP和CPLD來設(shè)計(jì)寬帶信號(hào)源，將DSP軟件控制上的靈活性和CPLD硬件上的高速、高集成度和可編程性有機(jī)地結(jié)合起來，一方面使得信號(hào)源控制簡單、可靠，同時(shí)保證產(chǎn)生
2009-05-16 19:06:011382 
基于DSP+CPLD的交流電機(jī)調(diào)速在水處理控制中的應(yīng)用
生化反應(yīng)池在水處理過程中非常重要。需要通過調(diào)整風(fēng)機(jī)的轉(zhuǎn)速控制反應(yīng)池中的DO值。理論上應(yīng)該
2009-10-17 10:24:381057 
基于DSP和CPLD的液晶模塊的設(shè)計(jì)
引言DSP芯片具有高速的信息處理能力、較好的系統(tǒng)支持、硬件配置強(qiáng)等優(yōu)良技術(shù)和較低的價(jià)格特性。嵌入式系統(tǒng)的實(shí)時(shí)性好、占用資
2010-01-21 10:31:131009 基于DSP和CPLD 可重構(gòu)數(shù)控系統(tǒng)的設(shè)計(jì)與仿真
1、前言
隨著計(jì)算機(jī)技術(shù)的高速發(fā)展，各工業(yè)發(fā)達(dá)國家投入巨資，對(duì)現(xiàn)代
2010-02-09 10:52:11920 
本文在硬件電路設(shè)計(jì)上采用DSP 芯片和外圍電路構(gòu)成速度捕獲電路,電機(jī)驅(qū)動(dòng)控制器采用微控制芯片和外圍電路構(gòu)成了電流采樣、過流保護(hù)、壓力調(diào)節(jié)等電路,利用CPLD實(shí)現(xiàn)無刷直流電機(jī)
2010-07-09 11:06:501371 
采用DSP+CPLD的數(shù)字處理方案,本探測系統(tǒng)主要解決了嵌入式系統(tǒng)線路板面積有限與實(shí)時(shí)數(shù)據(jù)處理需要大量存儲(chǔ)空間的矛盾，實(shí)現(xiàn)實(shí)時(shí)處理信號(hào)
2011-02-11 11:52:481800 本文給出了DSP多SPI端口通信的設(shè)計(jì)與實(shí)現(xiàn)過程，討論了其中的關(guān)鍵技術(shù)問題。SPI多端口通信方法基于CPLD實(shí)現(xiàn)，易移植，易于實(shí)現(xiàn)功能擴(kuò)展，可廣泛應(yīng)用于各種采用SPI通信方式的自動(dòng)化裝
2011-05-30 11:22:224672 
本系統(tǒng)的開發(fā)采用了 DSP+CPLD 的結(jié)構(gòu)，這種結(jié)構(gòu)將DSP 較強(qiáng)的數(shù)據(jù)運(yùn)算能力與CPLD 的高集成性、硬件可重復(fù)編程性結(jié)合在一起，使系統(tǒng)的設(shè)計(jì)過程更加的合理、緊湊和簡化
2011-06-14 10:28:203619 
設(shè)計(jì)了利用TMS320LF2407A與EPM3032A控制的ADS7805多通道采集系統(tǒng)的邏輯結(jié)構(gòu)，介紹了系統(tǒng)的工作原理，詳細(xì)描述了ADS7805、DSP及CPLD之間接口的硬件與軟件設(shè)計(jì)。
2011-09-27 14:33:512201 本文主要論述了以DSP作為數(shù)據(jù)處理的核心模塊，以CPLD作為中央控制器的指紋識(shí)別系統(tǒng)設(shè)計(jì)。該系統(tǒng)采用了高性能器件，使系統(tǒng)具有很高的運(yùn)行速度。在指紋圖像的處理上采用了切實(shí)有效
2011-09-30 15:11:50156 本文設(shè)計(jì)了基于DSP+CPLD的載波移相多電平PWM實(shí)現(xiàn)的方案，該方案不僅可以輸出18路PWM信號(hào)，而且稍加修改便可以輸出24路、36路等更多路PWM信號(hào)。
2012-03-07 11:36:4910509 
本文的創(chuàng)新點(diǎn)在于利用DSP的強(qiáng)大數(shù)據(jù)處理功能和CPLD可編程特點(diǎn)，設(shè)計(jì)了具有數(shù)字化、智能化、通用性好的開關(guān)電源數(shù)字控制器，使得應(yīng)用該數(shù)字控制器的開關(guān)電源具有很高的響應(yīng)速度，
2013-01-07 11:32:579622 
眾所周知，電網(wǎng)信號(hào)量極多且相關(guān)性很強(qiáng)，這給采集計(jì)算和實(shí)時(shí)監(jiān)測帶來了很大的麻煩。為了解決這一問題。本文的設(shè)計(jì)師基于DSP和CPLD搭建的智能IED（Intelligent Electronic Device，智能電力監(jiān)測裝置）可以同時(shí)采集多路信號(hào)，并通過FFT算法得到電網(wǎng)運(yùn)行的關(guān)鍵數(shù)據(jù)。
2013-01-25 10:30:144702 
復(fù)雜可編程邏輯器件_CPLD_在DSP交流電機(jī)控制系統(tǒng)中的應(yīng)用
2016-04-15 18:06:159 基于DSP_CPLD的開關(guān)磁阻電機(jī)的控制器設(shè)計(jì)，有興趣的同學(xué)可以下載學(xué)習(xí)
2016-04-26 17:53:4639 TMS320LF2407型DSP和EPM7128型CPLD在移動(dòng)機(jī)器人驅(qū)動(dòng)與控制系統(tǒng)中的應(yīng)用
2016-05-06 16:54:547 智能變電站斷路器狀態(tài)監(jiān)測IED設(shè)計(jì)
2017-09-24 09:05:486 本文實(shí)現(xiàn)了一種基于CPLD控制的視頻采集模塊。CPLD主要通過視頻A/D的輸出狀態(tài)信號(hào)以及TMS320C6x DSP的相應(yīng)輸出控制信號(hào)生成FIFO的控制信號(hào)，實(shí)現(xiàn)視頻數(shù)據(jù)流的傳輸通路。這種純硬件實(shí)現(xiàn)
2017-10-13 09:19:052 基于DSP_CPLD的四電動(dòng)舵機(jī)伺服控制器設(shè)計(jì)
2017-10-20 08:24:044 本文實(shí)現(xiàn)了一種基于CPLD控制的視頻采集模塊。CPLD主要通過視頻A/D的輸出狀態(tài)信號(hào)以及TMS320C6x DSP的相應(yīng)輸出控制信號(hào)生成FIFO的控制信號(hào)，實(shí)現(xiàn)視頻數(shù)據(jù)流的傳輸通路。這種純硬件實(shí)現(xiàn)
2017-10-20 11:11:4831 快速發(fā)展，它們不僅運(yùn)算速度快、價(jià)格便宜、種類繁多，而目不同M CU 針對(duì)不同的應(yīng)用在其片上集成了專用控制電路，滿足了不同的應(yīng)用需求還提高了電路的安全性和穩(wěn)定性。綜合上述的分析與論證，本文設(shè)計(jì)了一種基于DSP＋CPLD 現(xiàn)場可編程門陣
2017-11-02 10:22:410 快速發(fā)展，它們不僅運(yùn)算速度快、價(jià)格便宜、種類繁多，而目不同M CU 針對(duì)不同的應(yīng)用在其片上集成了專用控制電路，滿足了不同的應(yīng)用需求還提高了電路的安全性和穩(wěn)定性。綜合上述的分析與論證，本文設(shè)計(jì)了一種基于DSP＋CPLD 現(xiàn)場可編程門
2017-11-02 10:51:210 1 運(yùn)動(dòng)控制器硬件結(jié)構(gòu) 本運(yùn)動(dòng)控制器的硬件結(jié)構(gòu)主要分為如下幾個(gè)模塊：DSP+CPLD 主控模塊，包括 DSP 核心 模塊和 CPLD 驅(qū)動(dòng)與擴(kuò)展模塊;通信接口模塊，包括 PCI 總線、USB 總線
2017-11-03 10:30:472 隨著先進(jìn)制造技術(shù)的迅速發(fā)展，對(duì)運(yùn)動(dòng)控制的精度要求也越來越高，而運(yùn)動(dòng)伺服控制系統(tǒng)的性能很大程度上取決于伺服控制算法，通過運(yùn)動(dòng)控制與智能控制的融合，從改進(jìn)傳統(tǒng)的PID控制，到現(xiàn)代的最優(yōu)控制、自適應(yīng)控制
2017-11-03 11:41:041 設(shè)計(jì)了一種基于DSP+CPLD構(gòu)架的電能質(zhì)量監(jiān)測裝置，該裝置利用CPLD產(chǎn)生DSP外圍器件的控制時(shí)序，丈中詳細(xì)介紹了CPLD對(duì)DSP外圍器件的邏輯接口設(shè)計(jì)，通過MAX+PLUSII對(duì)CPLD的控制
2017-11-14 14:28:208 智能電網(wǎng)和IED 智能電網(wǎng)是一種使用信息和通信技術(shù)對(duì)電網(wǎng)內(nèi)信息進(jìn)行采集，并基于采集到的信息（例如發(fā)電廠和電能消耗的對(duì)等信息）可以自動(dòng)協(xié)調(diào)的電網(wǎng)。智能電網(wǎng)通過電力系統(tǒng)的高度自動(dòng)化，可以改進(jìn)發(fā)電和配電
2017-11-17 12:54:3616 ARM,DSP,FPGA,CPLD,SOPC,SOC之間有什么區(qū)別和聯(lián)系 arm是一種嵌入式芯片，比單片機(jī)功能強(qiáng)，可以針對(duì)需要增加外設(shè)。類似于通用cpu，但是不包括桌面計(jì)算機(jī)。 DSP主要用來計(jì)算
2018-04-18 07:19:005561 本參考設(shè)計(jì)為ADI和上海遠(yuǎn)景數(shù)字信息有限公司合作項(xiàng)目，致力于開發(fā)滿足IEC61850標(biāo)準(zhǔn)的數(shù)字化變電站IED通用平臺(tái)，以應(yīng)對(duì)IED設(shè)計(jì)所面臨的挑戰(zhàn)。
2019-07-01 06:08:003943 針對(duì)伺服系統(tǒng)控制的特點(diǎn)和要求，介紹了一種基于DSP和CPLD的開放式多軸伺服運(yùn)動(dòng)控制器軟。硬件設(shè)計(jì)。以高速DSP作為該系統(tǒng)核心，利用CPLD完成外圍信號(hào)處理以及邏輯和時(shí)序控制。借鑒C+語言類”結(jié)構(gòu)
2019-05-29 17:09:278 在Arduino IED中安裝TimeOne庫文件
2021-04-25 09:45:584 基于DSP-CPLD的交流電機(jī)調(diào)速在水處理控制中的應(yīng)用(深圳市普德新星電源技術(shù)有限公司待遇)-該文檔為基于DSP-CPLD的交流電機(jī)調(diào)速在水處理控制中的應(yīng)用總結(jié)文檔，是一份不錯(cuò)的參考資料，感興趣的可以下載看看，，，，，，，，，，，，，，，，，
2021-09-22 15:24:426 簡介：主要用于大功率100KW以上，SD300感應(yīng)加熱電源為高速雙DSP+CPLD設(shè)計(jì)，工作頻率400Hz-100KHz，串聯(lián)諧振控制方式，完善的故障檢測及報(bào)警功能，寬頻率自動(dòng)跟蹤系統(tǒng)，事件記錄功能
2021-11-08 17:06:0537 基于DSP+CPLD的低壓斷路器群組控制.pdf
2022-02-07 11:18:314
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論