隨著信息技術(shù)革命的深入和計(jì)算機(jī)技術(shù)的飛速發(fā)展，DSP技術(shù)也正以極快的速度被應(yīng)用到科技和國民經(jīng)濟(jì)的各信領(lǐng)域。在很多工程開發(fā)設(shè)計(jì)中，由于要求實(shí)現(xiàn)單片DSP與單片DSP、多片DSP芯片
2012-04-15 10:56:21
3506 設(shè)備組成，主設(shè)備啟動(dòng)與從設(shè)備的同步通信，從而完成數(shù)據(jù)的交換。標(biāo)準(zhǔn)的SPI僅僅使用4個(gè)引腳，常用于主設(shè)備和外設(shè)（flash、實(shí)時(shí)時(shí)鐘、dsp等器件）的通信。
2022-07-07 09:33:495026 CPLD在DSP系統(tǒng)中的應(yīng)用設(shè)計(jì)
2011-08-03 16:15:49
CPLD的串口通信設(shè)計(jì)
2012-08-20 17:59:18
本帖最后由 zhaironghui 于 2015-7-28 17:40 編輯
自己做的一塊板子，（CPLD 和 DSP 上電后有引腳連接在一起）1.當(dāng)只向其中一塊芯片下載程序時(shí)能成功。（比如向
2015-07-28 17:24:08
CPLD控制AD 轉(zhuǎn)換芯片進(jìn)行轉(zhuǎn)換，轉(zhuǎn)換之后將數(shù)字信號(hào)傳給外部RAM ,請(qǐng)問各位大神，怎么編寫DSP訪問外部RAM的程序。
2016-03-05 11:37:37
自己做的DSP2812+CPLD板子
2016-01-18 14:39:49
的速度是480Mbits/s，完全可以滿足圖像采集、傳輸以及后續(xù)處理的要求。系統(tǒng)中采用 DSP+CPLD的硬件設(shè)計(jì)方案，采用現(xiàn)場可編程芯片 CPLD及兩片 SRAM構(gòu)成的圖像采集和存儲(chǔ)系統(tǒng)，可以根據(jù)
2019-06-20 07:31:29
是480Mbits/s，完全可以滿足圖像采集、傳輸以及后續(xù)處理的要求。系統(tǒng)中采用 DSP+CPLD的硬件設(shè)計(jì)方案，采用現(xiàn)場可編程芯片 CPLD及兩片 SRAM構(gòu)成的圖像采集和存儲(chǔ)系統(tǒng)，可以根據(jù)
2019-07-26 07:16:41
如何在CPLD內(nèi)部構(gòu)造一個(gè)雙口RAM，實(shí)現(xiàn)DSP從CPLD中讀寫數(shù)據(jù)
2015-10-25 17:14:50
用的貴公司的TL138F-EVM A2開發(fā)板。想利用SPI協(xié)議實(shí)現(xiàn)FPGA和DSP通信?？戳撕诵陌逡_說明 沒有看到FPGA這邊SPI協(xié)議要用的接口，是不是這塊板子不能實(shí)現(xiàn)DSP和FPGA的SPI通信。麻煩床龍工程師指導(dǎo)下。還有其他方法嗎？
2020-04-24 06:46:47
SPI支持多機(jī)通信模式。在該模式下，主機(jī)的從機(jī)選擇 CS 引腳應(yīng)配置為輸入，與其他主機(jī)的總線申請(qǐng)信號(hào)相連，用于檢測 SPI 總線是否發(fā)生沖突。如果某一主機(jī)的從機(jī)選擇 CS 引腳被拉為低電平，說明有
2025-12-08 06:47:10
請(qǐng)問如果我采用5導(dǎo)聯(lián)的連接方法，那么ADS1293的ODR為853HZ，那么相應(yīng)的DSP的SPI端口的波特率要設(shè)置為多少？DSP端的外設(shè)晶振為20M，
2025-01-16 08:08:15
基于DSP***的模擬SPI————你真的理解SPI通信嗎？? 你真的理解SPI是怎么通信的嗎？SPI通信時(shí)，什么時(shí)候發(fā)送數(shù)據(jù)？什么時(shí)候數(shù)據(jù)采樣？我們?cè)谧瞿MSPI時(shí)怎么體現(xiàn)出SPI的四種工作模式
2022-02-17 06:37:57
，6為地址總線驅(qū)動(dòng)電路使能信號(hào)，7為DSP輸出控制總線，8為CPLD譯碼后輸人DSP的信號(hào)線，9為DSP同步外圍電路的時(shí)鐘，10為DMA輸人時(shí)鐘，11為RAM，8237和聲卡的讀寫信號(hào)，12為鎖存信號(hào)
2018-12-14 10:57:58
(Digital Signal Processor)與CPLD的連接是通過DSP的外部存儲(chǔ)器接口實(shí)現(xiàn)的。我們通過/IS管腳將其擴(kuò)展到外部I/O空間，數(shù)據(jù)總線的高8位和地址總線的低8位與CPLD相連，并且我們將
2019-05-21 05:00:16
極大地提高現(xiàn)有空間瞬態(tài)信號(hào)探測的自動(dòng)錄取和分析能力。在實(shí)時(shí)信號(hào)處理技術(shù)中，dsp+cpld方式是目前國際上比較通用的方法，如美國、俄羅斯等多采用這種方式。dsp是一種可編程的數(shù)字微處理器。與單片機(jī)相比
2019-06-25 06:26:46
ARM主要是用來實(shí)現(xiàn)系統(tǒng)控制和網(wǎng)絡(luò)傳輸，要如何來實(shí)現(xiàn)arm與多DSP之間的通信問題？arm和一片dsp之間的通信可以通過hpi，多個(gè)的話能不能實(shí)現(xiàn)，硬件上要如何設(shè)計(jì)？謝謝了
2022-04-18 09:28:30
本設(shè)計(jì)以Xilinx公司的XC95108為例，通過在CPLD中開辟2塊獨(dú)立的SRAM區(qū)域（各1字節(jié)）來實(shí)現(xiàn)DSP2407A與S3C4480的并行通信。
2021-06-03 07:06:56
嗨，大家好！我正在使用JTAG Cable xilinx平臺(tái)電纜型號(hào)DLC9G。我必須通過1個(gè)JTAG端口控制4個(gè)CPLD?，F(xiàn)在我可以同時(shí)將相同的代碼放入4個(gè)CPLD中。但我必須將4個(gè)不同的代碼分別
2020-06-09 17:33:18
本文介紹的智能控制單元采用數(shù)字信號(hào)處理器（DSP）及嵌入式實(shí)時(shí)操作系統(tǒng)完成各種數(shù)據(jù)的處理、通信和算法的設(shè)計(jì)，而狀態(tài)量的采集和執(zhí)行信號(hào)輸出將由復(fù)雜可編程邏輯器（CPLD）完成，主要是基于CPLD內(nèi)部硬件電路結(jié)構(gòu)的可靠性和對(duì)狀態(tài)采集的實(shí)時(shí)性，該系統(tǒng)可以滿足系統(tǒng)控制實(shí)時(shí)性及可靠性的要求。
2021-05-08 06:44:24
IO口模擬SPI根據(jù)SPI通信規(guī)范，與IO口模擬I2C類似，通過普通IO端口模擬也可以實(shí)現(xiàn)單片機(jī)（主設(shè)備）與從設(shè)備的SPI通信，其中使能信號(hào)CS在開始SPI通信前置低，在通信結(jié)束后置高，時(shí)鐘線SCK
2022-02-17 07:19:10
有償找一位精通CPLD和DSP的高手，需要教的內(nèi)容為：在CPLD中用Verilog語言編寫增量式編碼器信號(hào)的鑒相細(xì)分、計(jì)數(shù)功能，以及CPLD與DSP之間進(jìn)行數(shù)據(jù)傳輸通信、DSP中編寫相關(guān)算法以及
2013-07-26 20:49:22
我是用STM32和EPM240做SPI通信，STM32為主SPI,CPLD為從SPI，8位通信，將always@(posedge CS_N or negedge rst_n) 下的 elsebegintxd_data
2018-06-02 17:25:26
： 我從最簡單的DSP與aic3256的通信開始試驗(yàn)，看究竟能不能對(duì)codec讀寫數(shù)據(jù)，通信方式選的是SPI。一邊通信一邊用示波器觀察時(shí)鐘、數(shù)據(jù)的波形，一開始波形還比較有型，高電平是高電平，低電平
2024-11-07 07:10:21
請(qǐng)教一下。dsp6713和fpga通信，如果選擇spi通信，，它和emif通信相比誰更有優(yōu)勢，謝謝
2018-07-25 08:47:48
求STM32與DSP的spi通信注意事項(xiàng)
2019-04-17 06:35:22
另外，在DSP系統(tǒng)中為什么要使用CPLD？有大俠指導(dǎo)嗎？
2019-07-05 03:42:00
我在使用郵箱處理SPI與射頻模塊的通信，實(shí)現(xiàn)郵箱收發(fā)函數(shù)，使用的是spi2，想咨詢下，如何確定郵箱發(fā)送對(duì)應(yīng)的是端口是 spi2呢？在哪里設(shè)置或者體驗(yàn)？例如使用兩個(gè)串口UART1和UART2，當(dāng)用郵箱發(fā)送函數(shù)時(shí)，怎么確定是串口1 還是 串口2？
2019-01-11 10:35:45
的接口電路整個(gè)系統(tǒng)結(jié)構(gòu)框圖如圖2所示。從圖中可以看出，CPLD主要完成數(shù)據(jù)總線驅(qū)動(dòng)、地址總線驅(qū)動(dòng)、地址鎖存器、譯碼和時(shí)鐘分頻等功能，其中譯碼電路是整個(gè)電路的核心。數(shù)據(jù)總線驅(qū)動(dòng)電路和地址總線驅(qū)動(dòng)將DSP
2019-05-31 05:00:03
系統(tǒng)結(jié)構(gòu)框圖如圖2所示。從圖中可以看出，CPLD主要完成數(shù)據(jù)總線驅(qū)動(dòng)、地址總線驅(qū)動(dòng)、地址鎖存器、譯碼和時(shí)鐘分頻等功能，其中譯碼電路是整個(gè)電路的核心。數(shù)據(jù)總線驅(qū)動(dòng)電路和地址總線驅(qū)動(dòng)將DSP的內(nèi)部數(shù)據(jù)
2019-06-05 05:00:14
本文基于級(jí)聯(lián)型多電平逆變器的拓?fù)浣Y(jié)構(gòu)及其PWM 調(diào)制技術(shù)的特點(diǎn)，設(shè)計(jì)出一套以DSP 和復(fù)雜可編程邏輯器件CPLD為核心的控制系統(tǒng)。該系統(tǒng)采用載波移相的SPWM 調(diào)制方法產(chǎn)生PWM 脈沖控
2009-04-03 11:46:54
27 結(jié)合繼電保護(hù)測試裝置的研制體會(huì)，介紹基于DSP 的CPLD 多方案現(xiàn)場可編程配置方法，給出硬件的配置連接、CPLD 配置數(shù)據(jù)的獲取與存儲(chǔ)方法和CPLD 在DSP 控制下的被動(dòng)串行配置過程。設(shè)
2009-04-15 08:50:5529 講述快速器件DSP和慢速器件液晶模塊的接口方法；結(jié)合作者實(shí)際工作的一個(gè)成功應(yīng)用，給出TMS320C32 DSP 與內(nèi)藏T6963C 控制器的液晶模塊通過CPLD 接口的硬件和軟件實(shí)例。
2009-04-16 10:26:4422 結(jié)合繼電保護(hù)測試裝置的研制體會(huì)，介紹基于DSP 的CPLD 多方案現(xiàn)場可編程配置方法，給出硬件的配置連接、CPLD 配置數(shù)據(jù)的獲取與存儲(chǔ)方法和CPLD 在DSP 控制下的被動(dòng)串行配置過程。設(shè)
2009-05-18 14:33:2416 本文根據(jù)SPI 同步串行接口的通信協(xié)議，介紹了在CPLD 中利用VHDL 語言實(shí)現(xiàn)PC/104
總線擴(kuò)展SPI 接口的設(shè)計(jì)原理和編程思想。通過該方法的介紹，使得那些沒有SPI
接口功能的
2009-05-30 09:28:1841 講述快速器件DSP 和慢速器件液晶模塊的接口方法；結(jié)合作者實(shí)際工作的一個(gè)成功應(yīng)用，給出TMS320C32 DSP 與內(nèi)藏T6963C 控制器的液晶模塊通過CPLD 接口的硬件和軟件實(shí)例。關(guān)鍵
2009-05-31 14:27:2222 設(shè)計(jì)了利用TMS320LF2407A 與EPM3032A 控制的ADS7805 多通道采集系統(tǒng)的邏輯結(jié)構(gòu)，介紹了系統(tǒng)的工作原理，詳細(xì)描述了ADS7805、DSP 及CPLD 之間接口的硬件與軟件設(shè)計(jì)。關(guān)鍵詞 DSP；CPLD
2009-06-18 08:14:3059 基于CPLD 和DSP 設(shè)計(jì)了線陣CCD 檢測系統(tǒng)，CCD 的時(shí)序驅(qū)動(dòng)由CPLD 實(shí)現(xiàn)，經(jīng)過運(yùn)放后的視頻信號(hào)由TMS320F2812 進(jìn)行采集和處理，此檢測系統(tǒng)已成功應(yīng)用于醫(yī)藥包裝行業(yè)的數(shù)粒機(jī)系統(tǒng)，能夠可
2009-08-13 14:53:4622 介紹了采用CPLD 實(shí)現(xiàn)DSP 芯片TMS320C6713 和背板VME 總線之間高速數(shù)據(jù)傳輸?shù)南到y(tǒng)設(shè)計(jì)方法。設(shè)計(jì)中采用VHDL 語言對(duì)CPLD 進(jìn)行編程。同時(shí)由于CPLD 的現(xiàn)場可編程特性，增強(qiáng)了整個(gè)系統(tǒng)
2009-08-15 08:39:2351 設(shè)計(jì)了以CPLD 為核心處理芯片的多路數(shù)據(jù)采集系統(tǒng)，按照正確的時(shí)序直接控制AD676和雙端口RAM的工作, 所有這些功能都采用VHDL語言進(jìn)行描述。關(guān)鍵詞：CPLD, AD676, VHDL語言, 雙端口R
2009-09-01 10:26:4125 簡述了SPI總線協(xié)議工作時(shí)序和配置要求，通過一個(gè)成功的實(shí)例詳細(xì)介紹了使用SPI總線實(shí)現(xiàn)DSP與MCU之間的高速通信方法，并參考實(shí)例給出了SPI接口的硬件連接、初始化、以及傳輸
2009-11-27 15:10:3558 設(shè)計(jì)了利用TMS320LF2407A 與EPM3032A 控制的ADS7805 多通道采集系統(tǒng)的邏輯結(jié)構(gòu)，介紹了系統(tǒng)的工作原理，詳細(xì)描述了ADS7805、DSP 及CPLD 之間接口的硬件與軟件設(shè)計(jì)。
2009-11-30 16:23:4043 本文介紹了一種基于DSP TMS320F2812和CPLD EPM7128SQC100的液晶模塊的設(shè)計(jì)與實(shí)現(xiàn)方法。將CPLD作為DSP與液晶模塊之間連接的橋梁，解決了快速處理器DSP與慢速外設(shè)液晶模塊的匹配問題，給
2010-01-20 14:48:1554 為了實(shí)現(xiàn)實(shí)時(shí)便攜式數(shù)字圖像穩(wěn)定系統(tǒng)的現(xiàn)場應(yīng)用，設(shè)計(jì)一種基于DSP C6416的實(shí)時(shí)數(shù)字圖像穩(wěn)定系統(tǒng)。該系統(tǒng)由CPLD進(jìn)行處理邏輯和視頻同步控制，通過兩個(gè)雙端口RAM作為數(shù)據(jù)輸
2010-07-10 16:29:1135 以max700系列為代表!介紹了CPLD在DSP系統(tǒng)中的應(yīng)用實(shí)例" 該方案具有一定的普遍適用性"
2010-07-19 17:05:2139 設(shè)計(jì)了一種基于DSP+CPLD構(gòu)架的電能質(zhì)量監(jiān)測裝置，該裝置利用CPLD產(chǎn)生DSP外圍器件的控制時(shí)序，丈中詳細(xì)介紹了CPLD對(duì)DSP外圍器件的邏輯接口設(shè)計(jì)，通過MAX+PLUSII對(duì)CPLD的控制時(shí)序進(jìn)行
2010-08-26 16:06:2031 摘要：以Altera公司MAX700舊系列為代表，介紹了CPLD在DSP系統(tǒng)中的應(yīng)用實(shí)例。該方案具有一定的普遍適用性DSP的速度較快，要求譯碼的速度也必
2006-03-11 17:39:492397 
介紹了SPI通信協(xié)議，并著重介紹了TI公司生產(chǎn)的TMS320C5402 DSP用于SPI協(xié)議通信時(shí)的串口配置方法和接口電路設(shè)計(jì)實(shí)例，最后給出了串口McBSP的配置程序。
2009-05-06 20:17:552715 
【摘 要】 利用DSP和CPLD來設(shè)計(jì)寬帶信號(hào)源，將DSP軟件控制上的靈活性和CPLD硬件上的高速、高集成度和可編程性有機(jī)地結(jié)合起來，一方面使得信號(hào)源控制簡單、可靠，同時(shí)保證產(chǎn)生
2009-05-16 19:06:011382 
基于DSP和CPLD的液晶模塊的設(shè)計(jì)
引言DSP芯片具有高速的信息處理能力、較好的系統(tǒng)支持、硬件配置強(qiáng)等優(yōu)良技術(shù)和較低的價(jià)格特性。嵌入式系統(tǒng)的實(shí)時(shí)性好、占用資
2010-01-21 10:31:131009 基于DSP和CPLD 可重構(gòu)數(shù)控系統(tǒng)的設(shè)計(jì)與仿真
1、前言
隨著計(jì)算機(jī)技術(shù)的高速發(fā)展，各工業(yè)發(fā)達(dá)國家投入巨資，對(duì)現(xiàn)代
2010-02-09 10:52:11920 
本文選用CPLD 是ALTERA 公司的EPM240T100，結(jié)合MAX232 接口芯片進(jìn)行串口通信設(shè)計(jì)
2011-04-25 11:44:2813034 
在工業(yè)控制中如何提高一對(duì)多的串口通訊可靠性和系統(tǒng)的集成性成為研究熱點(diǎn)。本文利用嵌入式技術(shù)，提出基于CPLD/FPGA的多串口擴(kuò)展設(shè)計(jì)方案。實(shí)現(xiàn)并行口到多個(gè)全雙工異步通訊口之間
2011-04-27 11:17:15111 提出一種測量儀器的多處理機(jī)分布式控制方案, 并對(duì)DSP 與移植了Linux 操作系統(tǒng)的ARM之間SPI 通信設(shè)計(jì)進(jìn)行了著重闡述。對(duì)于這樣的特定系統(tǒng), 首先要完成Linux 下的SPI 驅(qū)動(dòng)程序開發(fā), 然后才
2011-06-14 17:25:58127 本文的設(shè)計(jì)師基于DSP和CPLD搭建的智能IED(Intelligent Electronic Device，智能電力監(jiān)測裝置)可以同時(shí)采集多路信號(hào)，并通過FFT算法得到電網(wǎng)運(yùn)行的關(guān)鍵數(shù)據(jù)
2011-07-02 11:15:581744 
設(shè)計(jì)了利用TMS320LF2407A與EPM3032A控制的ADS7805多通道采集系統(tǒng)的邏輯結(jié)構(gòu)，介紹了系統(tǒng)的工作原理，詳細(xì)描述了ADS7805、DSP及CPLD之間接口的硬件與軟件設(shè)計(jì)。
2011-09-27 14:33:512201 本文通過使用IDT70261雙端口RAM，實(shí)現(xiàn)了ARM與TMS320C6211 DSP之間的高速實(shí)時(shí)數(shù)據(jù)通信，給出了雙端口RAM 與TMS320C6211和ARM的硬件連接圖和ARM驅(qū)動(dòng)編寫細(xì)節(jié)。
2012-07-27 11:33:124738 
DSP之spi_loopback教程，很好的DSP自學(xué)資料，快來學(xué)習(xí)吧。
2016-04-15 17:00:1434 基于DSP_CPLD的開關(guān)磁阻電機(jī)的控制器設(shè)計(jì)，有興趣的同學(xué)可以下載學(xué)習(xí)
2016-04-26 17:53:4639 PC機(jī)與CPLD通信問題的研究
2017-01-19 21:22:546 本應(yīng)用筆記提供了一個(gè)例子的硬件和軟件接口的串行外設(shè)接口（SPI）RTC與摩托羅拉DSP，有一個(gè)內(nèi)置的SPI接口模塊。這個(gè)例子使用了摩托羅拉DSP演示工具作為電路的基礎(chǔ)。
2017-04-12 16:29:1018 基于DSP_CPLD的四電動(dòng)舵機(jī)伺服控制器設(shè)計(jì)
2017-10-20 08:24:044 TMS320X24X系列DSP的多機(jī)通信及其應(yīng)用
2017-10-20 15:17:014 。本文以一種超聲波電機(jī)運(yùn)動(dòng)控制裝置為應(yīng)用背景，討論了基于CPLD的DSP控制芯片多SPI端口通信技術(shù)。 串行同步外設(shè)端口（SPI）通常也稱為同步外設(shè)端口，具有信號(hào)線少、協(xié)議簡單、傳輸速度快的特點(diǎn)，大量用在微控制器與外圍芯片的通
2017-10-24 10:57:562 數(shù)據(jù)雙向通信，TMS320F2812 DSP芯片內(nèi)部集成了一個(gè)SPI模塊，方案提出了一種基于SPI通信接口的兩片DSP的雙向通信和任務(wù)同步，兩片DSP中固定一片作為SPI通信主機(jī)，另一片作為SPI通信從機(jī)［1］，最后提出通信故障的解決辦法。 1 DSP SPI外設(shè)接口模
2017-10-30 15:00:0410 設(shè)計(jì)了一種基于DSP+CPLD構(gòu)架的電能質(zhì)量監(jiān)測裝置，該裝置利用CPLD產(chǎn)生DSP外圍器件的控制時(shí)序，丈中詳細(xì)介紹了CPLD對(duì)DSP外圍器件的邏輯接口設(shè)計(jì)，通過MAX+PLUSII對(duì)CPLD的控制
2017-11-14 14:28:208 IIC的數(shù)據(jù)輸入輸出用的是一根線，SPI則分為data IN和 data OUT。由于這個(gè)原因，采用IIC時(shí)CPU的端口占用少，SPI多一根。但是由于IIC的數(shù)據(jù)線是雙向的，所以隔離比較復(fù)雜，SPI
2017-12-12 11:51:0530492 
ARM,DSP,FPGA,CPLD,SOPC,SOC之間有什么區(qū)別和聯(lián)系 arm是一種嵌入式芯片，比單片機(jī)功能強(qiáng)，可以針對(duì)需要增加外設(shè)。類似于通用cpu，但是不包括桌面計(jì)算機(jī)。 DSP主要用來計(jì)算
2018-04-18 07:19:005561 DSP參考程序spi
2018-04-10 15:46:4611 隨著數(shù)字信號(hào)處理器（DSP）在系統(tǒng)控制領(lǐng)域中的廣泛應(yīng)用，控制各系統(tǒng)的DSP 之間 通信問題也越來越突出。利用DSP 本身的高速同步串行接口（SPI）模塊，可以讓DSP 直 接對(duì)接實(shí)現(xiàn)芯片間的同步串行
2019-02-06 08:56:009376 
針對(duì)伺服系統(tǒng)控制的特點(diǎn)和要求，介紹了一種基于DSP和CPLD的開放式多軸伺服運(yùn)動(dòng)控制器軟。硬件設(shè)計(jì)。以高速DSP作為該系統(tǒng)核心，利用CPLD完成外圍信號(hào)處理以及邏輯和時(shí)序控制。借鑒C+語言類”結(jié)構(gòu)
2019-05-29 17:09:278 項(xiàng)目中需要使用CPLD完成一部分算法設(shè)計(jì)，參數(shù)由AVR給出，因此需要完成AVR和CPLD的通信。因此寫了一個(gè)測試程序。CPLD掛在AVR的數(shù)據(jù)和地址總線上，AVR使用ATmega128，在CPLD中設(shè)置幾個(gè)寄存器，通過AVR讀寫寄存器來實(shí)現(xiàn)兩者之間的通信。
2019-06-03 15:24:281477 SPI，是英語 Serial Peripheral interface 的縮寫，中文全稱是串行外圍設(shè)備接口。是 Motorola 所研發(fā)的一種串行通信協(xié)議。SPI接口主要應(yīng)用在 EEPROM
2020-12-01 14:04:1418948 針對(duì)系統(tǒng)通信可靠、實(shí)時(shí)性的要求，在交直流埋弧焊接通信控制中，提出了一種基于DSP的CAN總線通信控制方案，介紹了交直流埋弧焊電源系統(tǒng)結(jié)構(gòu)原理的設(shè)計(jì)，并對(duì)基于DSP的CAN總線通信的協(xié)議設(shè)計(jì)、硬件電路設(shè)計(jì)以及軟件設(shè)計(jì)進(jìn)行了較詳細(xì)說明，同時(shí)還提出了一種多幀數(shù)據(jù)準(zhǔn)確通信的方案。
2021-06-24 15:47:002632 
）數(shù)據(jù)通信速率至少是UART通信的115200波特率PCB上MCU與CPLD之間通過3個(gè)普通IO引腳連接二、功能分析MCU與CPLD之間有3根線，那么可以選擇UART通信或者SPI通信方式。由于CPLD無法通知MCU數(shù)據(jù)傳輸?shù)拈_始與結(jié)束，MCU需要自行判別，那么MCU可以通過中斷方式來檢測
2021-10-25 10:21:0815 SPI簡介SPI是一種串行外圍設(shè)備通信接口，高速全雙工通信總線，主要用于通信速率較高的場合。SPI硬件連接硬件連接圖如下：SPI通訊使用3條總線及片選線，總線分別為：SCK、MOSI、MISO，片
2021-11-24 15:06:0450 很多種，其中串行（IO引腳較少）低速總線最常用的是SPI和I2C。I2C（即IIC）是一種半雙工總線（即同一時(shí)刻只能收或只能發(fā)），每個(gè)芯片只需提供兩個(gè)兩個(gè)引腳（SDA和SCL）即可實(shí)現(xiàn)多塊芯片間的通信。SPI是一種全雙工同步通訊協(xié)議，由一個(gè)主設(shè)備和一個(gè)或多個(gè)從設(shè)備組成，
2021-11-29 16:36:0411 DSP芯片(master)：TMS320F28069FPGA芯片(slave)：Spartan-xc6slx25-2ftg256SPI協(xié)議：SCK：5MHz數(shù)據(jù)長度：8ByteFalling
2021-12-05 17:21:1544 本文目的是通過SPI的通信方式進(jìn)行OLED的顯示，同時(shí)與之前學(xué)的I2C通信方式進(jìn)行對(duì)比，在實(shí)踐中學(xué)習(xí)SPI通信。目錄（一）SPI簡介（一）SPI簡介
2021-12-08 09:06:0939 SPI簡介SPI是一種串行外圍設(shè)備通信接口，高速全雙工通信總線，主要用于通信速率較高的場合。SPI硬件連接硬件連接圖如下：SPI通訊使用3條總線及片選線，總線分別為：SCK、MOSI、MISO，片
2021-12-22 19:13:533 基于DSP28035的模擬SPI————你真的理解SPI通信嗎？? 你真的理解SPI是怎么通信的嗎？SPI通信時(shí)，什么時(shí)候發(fā)送數(shù)據(jù)？什么時(shí)候數(shù)據(jù)采樣？我們?cè)谧瞿MSPI時(shí)怎么體現(xiàn)出SPI的四種工作
2021-12-22 19:16:168 STM32模擬SPI通信協(xié)議SPI的簡介：SPI是串行外設(shè)接口的縮寫，是一種高速的，全雙工、同步的串行通信總線；SPI也可以實(shí)現(xiàn)一主多從，而實(shí)現(xiàn)一主多從是通過CS片選來實(shí)現(xiàn)，于IIC有些不同；SPI
2021-12-22 19:20:0022 SD卡操作分為SPI模式與SDIO模式，這里選擇SPI模式，DSP為SPI主機(jī)，SD卡為從機(jī)，本文對(duì)SD卡SPI通信進(jìn)行說明，關(guān)于SPI雙機(jī)通信后續(xù)有時(shí)間也會(huì)特別寫篇文章進(jìn)行說明SPI---串行外設(shè)
2021-12-22 19:35:4117 基于DSP+CPLD的低壓斷路器群組控制.pdf
2022-02-07 11:18:314 本應(yīng)用筆記提供了用于將串行外設(shè)接口（SPI）RTC與內(nèi)置SPI接口模塊的摩托羅拉DSP連接的硬件和軟件示例。本示例使用摩托羅拉DSP演示套件作為電路的基礎(chǔ)。
2023-01-10 11:45:221869 
現(xiàn)今的工控系統(tǒng)中，為了提高系統(tǒng)的實(shí)時(shí)性和適用性，一般采用DSP來完成核心算法與控制，而使用MCU來實(shí)現(xiàn)人機(jī)對(duì)話，以實(shí)現(xiàn)實(shí)時(shí)控制功能。這樣，DSP和MCU需要一種高效的數(shù)據(jù)總線來完成它們之間的大量數(shù)據(jù)傳送。SPI總線由于占用的接口線少，通信效率高，并且大部分處理器芯片都支持，因而是一種理想的設(shè)計(jì)方案。
2023-07-23 17:11:092359 
電子發(fā)燒友網(wǎng)站提供《串行端口擴(kuò)展器-帶有PIC MCU的額外SPI和UART端口.zip》資料免費(fèi)下載
2023-07-12 10:48:291 電子發(fā)燒友網(wǎng)站提供《基于CPLD/FPGA的多串口擴(kuò)展設(shè)計(jì)方案.pdf》資料免費(fèi)下載
2023-10-27 09:45:174 電子發(fā)燒友網(wǎng)站提供《基于MSP430單片機(jī)MCU與DSP的SPI通信設(shè)計(jì).pdf》資料免費(fèi)下載
2023-10-30 10:14:157
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論