ADI時(shí)鐘抖動衰減器優(yōu)化JESD204B串行接口功能

　　中國，北京—Analog Devices， Inc.，全球領(lǐng)先的高性能信號處理解決方案供應(yīng)商，最近推出一款高性能時(shí)鐘抖動衰減器HMC7044，其支持JESD204B串行接口標(biāo)準(zhǔn)，適用于連接基站設(shè)計(jì)中的高速數(shù)據(jù)轉(zhuǎn)換器和現(xiàn)場可編程門陣列（FPGA）。JESD204B接口專門針對高數(shù)據(jù)速率系統(tǒng)設(shè)計(jì)需求而開發(fā)，3.2 GHz HMC7044時(shí)鐘抖動衰減器內(nèi)置可以支持和增強(qiáng)該接口標(biāo)準(zhǔn)特性的獨(dú)特功能。HMC7044提供50 fs抖動性能，可改善高速數(shù)據(jù)轉(zhuǎn)換器的信噪比和動態(tài)范圍。該器件提供14路低噪聲且可配置的輸出，可以靈活地與許多不同的器件接口。HMC7044還具有各種時(shí)鐘管理和分配特性，使得基站設(shè)計(jì)人員利用單個(gè)器件就能構(gòu)建完整的時(shí)鐘設(shè)計(jì)。

　　基站應(yīng)用中有許多串行JESD204B數(shù)據(jù)轉(zhuǎn)換器通道需要將其數(shù)據(jù)幀與FPGA對齊。HMC7044時(shí)鐘抖動衰減器可在數(shù)據(jù)轉(zhuǎn)換器系統(tǒng)中產(chǎn)生源同步且可調(diào)的樣本和幀對齊（SYSREF）時(shí)鐘，使JESD204B系統(tǒng)設(shè)計(jì)得以簡化。該器件具有兩個(gè)鎖相環(huán)（PLL）和重疊的片內(nèi)壓控振蕩器（VCO）。第一PLL將一個(gè)低噪聲、本地壓控時(shí)鐘振蕩器（VCXO）鎖定至噪聲相對較高的參考，而第二PLL將VCXO信號倍頻至VCO頻率，僅增加非常小的噪聲。對于蜂窩基礎(chǔ)設(shè)施JESD204B時(shí)鐘產(chǎn)生、無線基礎(chǔ)設(shè)施、數(shù)據(jù)轉(zhuǎn)換器時(shí)鐘、微波基帶卡和其它高速通信應(yīng)用，HMC7044架構(gòu)可提供出色的頻率產(chǎn)生性能，相位噪聲和積分抖動均很低。

　　HMC7044時(shí)鐘抖動衰減器主要特性

　　支持JEDEC JESD204B

　　超低均方根抖動：50 fs（12 KHz至20 MHz，典型值）

　　噪底：-162 dBc/Hz （245.76 MHz）

　　低相位噪聲：《-142 dBc/Hz（800 kHz至983.04 MHz輸出頻率）

　　PLL2提供多達(dá)14路差分器件時(shí)鐘

　　支持最高5 GHz的外部VCO輸入

　　片內(nèi)穩(wěn)壓器提供出色的PSRR

　　報(bào)價(jià)與供貨

　　關(guān)于ADI公司

　　Analog Devices， Inc.（簡稱ADI）始終致力于設(shè)計(jì)與制造先進(jìn)的半導(dǎo)體產(chǎn)品和優(yōu)秀解決方案，憑借杰出的傳感、測量和連接技術(shù)，搭建連接真實(shí)世界和數(shù)字世界的智能化橋梁，從而幫助客戶重新認(rèn)識周圍的世界。

閱讀全文

ADI(272281) ADI(272281)
HMC7044(4577) HMC7044(4577)

如何實(shí)現(xiàn)JESD204B時(shí)鐘方案最大性能

在一篇以前的文章中，Timothy T.曾談到JESD204B接口標(biāo)準(zhǔn)（該標(biāo)準(zhǔn)越來越受歡迎，因?yàn)樗茉诟咚贁?shù)據(jù)采集系統(tǒng)里簡化設(shè)計(jì)）的時(shí)鐘要求。在本文中，筆者將談?wù)?b class="flag-6" style="color: red">抖動合成器與清除器的不同系統(tǒng)參考信號

2018-05-14 08:48:18

10876

詳解JESD204B串行接口時(shí)鐘需求及其實(shí)現(xiàn)方法

隨著數(shù)模轉(zhuǎn)換器的轉(zhuǎn)換速率越來越高，JESD204B 串行接口已經(jīng)越來越多地廣泛用在數(shù)模轉(zhuǎn)換器上，其對器件時(shí)鐘和同步時(shí)鐘之間的時(shí)序關(guān)系有著嚴(yán)格需求。本文就重點(diǎn)講解了JESD204B 數(shù)模轉(zhuǎn)換器的時(shí)鐘

2015-01-23 10:42:18

27152

抓住JESD204B接口功能的關(guān)鍵問題

JESD204B是最近批準(zhǔn)的JEDEC標(biāo)準(zhǔn)，用于轉(zhuǎn)換器與數(shù)字處理器件之間的串行數(shù)據(jù)接口。它是第三代標(biāo)準(zhǔn)，解決了先前版本的一些缺陷。該接口的優(yōu)勢包括：數(shù)據(jù)接口路由所需電路板空間更少，建立與保持時(shí)序要求

2024-03-26 08:22:36

2183

寬帶數(shù)據(jù)轉(zhuǎn)換器應(yīng)用的JESD204B與串行LVDS接口考量

開發(fā)串行接口業(yè)界標(biāo)準(zhǔn)JESD204A/JESD204B的目的在于解決以高效省錢的方式互連最新寬帶數(shù)據(jù)轉(zhuǎn)換器與其他系統(tǒng)IC的問題。

2021-11-01 11:24:16

6384

5G無線測試儀高通道數(shù)JESD204B時(shí)鐘生成參考設(shè)計(jì)

JESD204B 同步時(shí)鐘。此設(shè)計(jì)可提供多通道 JESD204B 時(shí)鐘，采用 TI LMK04828 時(shí)鐘抖動清除器和帶有集成式 VCO 的 LMX2594 寬帶 PLL，能夠?qū)崿F(xiàn)低于 10ps 的時(shí)鐘間偏差。此

2018-10-15 15:09:38

JESD204接口簡介

的時(shí)刻直至模數(shù)轉(zhuǎn)換器輸出數(shù)字表示這段時(shí)間內(nèi)的時(shí)鐘周期數(shù)。JESD204及JESD204A標(biāo)準(zhǔn)中沒有定義可確定性設(shè)置模數(shù)轉(zhuǎn)換器延遲和串行數(shù)字輸出的功能。另外，轉(zhuǎn)換器的速度和分辨率也不斷提升。這些因素導(dǎo)致了該

2019-05-29 05:00:03

JESD204標(biāo)準(zhǔn)解析

，CML輸出驅(qū)動器的效率開始占優(yōu)。CML的優(yōu)點(diǎn)是：因?yàn)閿?shù)據(jù)的串行化，所以對于給定的分辨率，它需要的輸出對數(shù)少于LVDS和CMOS驅(qū)動器。JESD204B接口規(guī)范所說明的CML驅(qū)動器還有一個(gè)額外的優(yōu)勢

2019-06-17 05:00:08

JESD204B 串行鏈路的均衡器優(yōu)化

`描述采用均衡技術(shù)可以有效地補(bǔ)償數(shù)據(jù)轉(zhuǎn)換器的 JESD204B 高速串行接口中的信道損耗。此參考設(shè)計(jì)采用了 ADC16DX370 雙 16 位 370 MSPS 模數(shù)轉(zhuǎn)換器 (ADC)，該轉(zhuǎn)換器利用

2015-05-11 10:40:44

JESD204B串行接口時(shí)鐘的優(yōu)勢

摘要隨著數(shù)模轉(zhuǎn)換器的轉(zhuǎn)換速率越來越高，JESD204B 串行接口已經(jīng)越來越多地廣泛用在數(shù)模轉(zhuǎn)換器上，其對器件時(shí)鐘和同步時(shí)鐘之間的時(shí)序關(guān)系有著嚴(yán)格需求。本文就重點(diǎn)講解了JESD204B 數(shù)模轉(zhuǎn)換器

2019-06-19 05:00:06

JESD204B串行數(shù)據(jù)鏈路接口問題

MS-2503: 消除影響JESD204B鏈路傳輸?shù)囊蛩?/div>

2019-09-20 08:31:46

JESD204B接口標(biāo)準(zhǔn)信息理解

和 CMOS 接口提供的優(yōu)勢。有了 JESD204B，您無需再：使用數(shù)據(jù)接口時(shí)鐘（嵌入在比特流中）擔(dān)心信道偏移（信道對齊可修復(fù)該問題）使用大量 I/O（高速串行解串器實(shí)現(xiàn)高吞吐量）擔(dān)心用于同步多種 IC

2018-09-13 14:21:49

JESD204B中的確定延遲到底是什么？它是否就是轉(zhuǎn)換器的總延遲？

什么是8b/10b編碼，為什么JESD204B接口需使用這種編碼？怎么消除影響JESD204B鏈路傳輸?shù)囊蛩兀?b class="flag-6" style="color: red">JESD204B中的確定延遲到底是什么？它是否就是轉(zhuǎn)換器的總延遲？JESD204B如何使用結(jié)束位？結(jié)束位存在的意義是什么？如何計(jì)算轉(zhuǎn)換器的通道速率？什么是應(yīng)用層，它能做什么？

2021-04-13 06:39:06

JESD204B協(xié)議介紹

的優(yōu)勢。有了 JESD204B，您無需再：使用數(shù)據(jù)接口時(shí)鐘（嵌入在比特流中）擔(dān)心信道偏移（信道對齊可修復(fù)該問題）使用大量 I/O（高速串行解串器實(shí)現(xiàn)高吞吐量）擔(dān)心用于同步多種 IC 的復(fù)雜方法（子類…

2022-11-21 07:02:17

JESD204B協(xié)議有什么特點(diǎn)？

在使用最新模數(shù)轉(zhuǎn)換器 (ADC) 和數(shù)模轉(zhuǎn)換器 (DAC) 設(shè)計(jì)系統(tǒng)時(shí)，我已知道了很多有關(guān) JESD204B 接口標(biāo)準(zhǔn)的信息，這些器件使用該協(xié)議與 FPGA 通信。那么在解決 ADC 至 FPGA

2021-04-06 06:53:56

JESD204B是什么工作原理？控制字符是什么？

JESD204B的工作原理JESD204B的控制字符

2021-04-06 06:01:20

JESD204B生存指南

JESD204B生存指南

2019-05-28 12:08:12

JESD204B的優(yōu)勢

的是 JESD204B 接口將如何簡化設(shè)計(jì)流程。與 LVDS 及 CMOS 接口相比，JESD204B 數(shù)據(jù)轉(zhuǎn)換器串行接口標(biāo)準(zhǔn)可提供一些顯著的優(yōu)勢，包括更簡單的布局以及更少的引腳數(shù)。因此它能獲得工程師

2022-11-23 06:35:43

JESD204B的常見疑問解答

FIFO方案，則無法正常工作。該問題的一種解決方案是讓雙通道轉(zhuǎn)換器使用多點(diǎn)鏈路JESD204B接口，其中每個(gè)轉(zhuǎn)換器都使用各自獨(dú)立的串行鏈路輸出。然后便可針對每個(gè)ADC使用非相干時(shí)鐘，且每個(gè)串行鏈路

2024-01-03 06:35:04

JESD204B的系統(tǒng)級優(yōu)勢

FPGA 協(xié)作。他們特別感興趣的是 JESD204B 接口將如何簡化設(shè)計(jì)流程。與 LVDS 及 CMOS 接口相比，JESD204B 數(shù)據(jù)轉(zhuǎn)換器串行接口標(biāo)準(zhǔn)可提供一些顯著的優(yōu)勢，包括更簡單的布局以及更少

2018-09-18 11:29:29

JESD204B轉(zhuǎn)換器的確定性延遲解密

處理模塊之間的任何延遲失配都會使性能下降。對于交錯(cuò)式處理而言,樣本對齊同樣是必需的;在交錯(cuò)式處理時(shí),一個(gè)轉(zhuǎn)換器樣本后緊跟另一個(gè)樣本,且時(shí)間僅為一個(gè)時(shí)鐘周期中的一小部分。JESD204B第三代高速串行

2018-10-15 10:40:45

串行LVDS和JESD204B的對比

作者：George Diniz，ADI公司高速數(shù)據(jù)轉(zhuǎn)換器部產(chǎn)品線總監(jiān)JESD204B簡介開發(fā)串行接口業(yè)界標(biāo)準(zhǔn)JESD204A的目的在于解決以高效率且省錢的方式互連最新寬帶數(shù)據(jù)轉(zhuǎn)換器與其他系統(tǒng)IC

2019-05-29 05:00:04

AD9164 JESD204B接口的傳輸層是如何對I/Q數(shù)據(jù)進(jìn)行映射的？

AD9164 JESD204B接口的傳輸層是如何對I/Q數(shù)據(jù)進(jìn)行映射的

2023-12-04 07:27:34

AD9680 JESD204B接口的不穩(wěn)定會導(dǎo)致較大的電流波動，怎么解決？

AD采集芯片為AD9680-1000，時(shí)鐘芯片為AD9528。當(dāng) AD 采樣時(shí)鐘為 500MHz 時(shí)，jesd204B （串行線速 = 5 Gbps）穩(wěn)定。但是，當(dāng) AD 采樣時(shí)鐘為 800MHz

2025-04-15 06:43:11

FPGA高速數(shù)據(jù)采集設(shè)計(jì)之JESD204B接口應(yīng)用場景

、什么是JESD204B協(xié)議該標(biāo)準(zhǔn)描述的是轉(zhuǎn)換器與其所連接的器件（一般為FPGA和ASIC）之間的數(shù)GB級串行數(shù)據(jù)鏈路，實(shí)質(zhì)上，具有高速并串轉(zhuǎn)換的作用。2、使用JESD204B接口的原因a.不用再使用數(shù)據(jù)接口時(shí)鐘

2019-12-04 10:11:26

FPGA高速數(shù)據(jù)采集設(shè)計(jì)之JESD204B接口應(yīng)用場景

。與LVDS及CMOS接口相比，JESD204B數(shù)據(jù)轉(zhuǎn)換器串行接口標(biāo)準(zhǔn)可提供一些顯著的優(yōu)勢，比如更簡單的布局以及更少的引腳數(shù)。也因此它獲得了更多工程師的青睞和關(guān)注，它具備如下系統(tǒng)級優(yōu)勢：1、更小的封裝尺寸

2019-12-03 17:32:13

一文讀懂JESD204B標(biāo)準(zhǔn)系統(tǒng)

JESD204B到底是什么呢？是什么導(dǎo)致了JESD204B標(biāo)準(zhǔn)的出現(xiàn)？什么是JESD204B標(biāo)準(zhǔn)？為什么關(guān)注JESD204B接口？

2021-05-24 06:36:13

以JESD204B subclass1來討論時(shí)鐘的時(shí)序需要以及TI時(shí)鐘芯片方案的實(shí)現(xiàn)

時(shí)鐘網(wǎng)絡(luò)。一，JESD204B時(shí)鐘網(wǎng)絡(luò)原理概述本文以JESD204B subclass1來討論時(shí)鐘的時(shí)序需要以及TI時(shí)鐘芯片方案的實(shí)現(xiàn)。任何一個(gè)串行協(xié)議都離不開幀和同步，JESD204B也不例外，也

2019-12-17 11:25:21

使用JESD204B接口，線速率怎么計(jì)算？

使用JESD204B接口，線速率怎么計(jì)算？在文檔表9-2中線速率等于 fLINERATE=fs*R，如果我選擇雙通道設(shè)備，采樣時(shí)鐘fs為500MHz，在表8-17，中選擇模式0,N&

2024-11-18 07:10:40

關(guān)于JESD204B接口你想知道的都在這

關(guān)于JESD204B接口你想知道的都在這

2021-09-29 06:56:22

在Xilinx FPGA上快速實(shí)現(xiàn)JESD204B

具有可重復(fù)的確定性延遲。隨著轉(zhuǎn)換器的速度和分辨率不斷提升，JESD204B接口在ADI高速轉(zhuǎn)換器和集成RF收發(fā)器中也變得更為常見。此外，F(xiàn)PGA和ASIC中靈活的串行器/解串器(SERDES)設(shè)計(jì)正逐步

2018-10-16 06:02:44

基于高速串行數(shù)字技術(shù)的JESD204B鏈路延時(shí)設(shè)計(jì)

描述JESD204B 鏈路是數(shù)據(jù)轉(zhuǎn)換器數(shù)字接口的最新趨勢。這些鏈路利用高速串行數(shù)字技術(shù)提供很大的益處（包括增大的信道密度）。此參考設(shè)計(jì)解決了其中一個(gè)采用新接口的挑戰(zhàn)：理解并設(shè)計(jì)鏈路延遲。一個(gè)示例實(shí)現(xiàn)

2018-11-21 16:51:43

如何去實(shí)現(xiàn)JESD204B時(shí)鐘？

JESD204B數(shù)模轉(zhuǎn)換器的時(shí)鐘規(guī)范是什么？JESD204B數(shù)模轉(zhuǎn)換器有哪些優(yōu)勢？如何去實(shí)現(xiàn)JESD204B時(shí)鐘？

2021-05-18 06:06:10

如何讓JESD204B在FPGA上工作？FPGA對于JESD204B需要多少速度？

的模數(shù)轉(zhuǎn)換器(ADC)和數(shù)模轉(zhuǎn)換器(DAC)支持最新的JESD204B串行接口標(biāo)準(zhǔn)，出現(xiàn)了FPGA與這些模擬產(chǎn)品的最佳接口方式問題。FPGA一直支持千兆串行/解串(SERDES)收發(fā)器。然而在過去，大多數(shù)ADC

2021-04-06 09:46:23

如何采用系統(tǒng)參考模式設(shè)計(jì)JESD204B時(shí)鐘

LMK04821系列器件為該話題提供了很好的范例研究素材，因?yàn)樗鼈兪歉咝阅艿碾p環(huán)路抖動清除器，可在具有器件和SYSREF時(shí)鐘的子類1時(shí)鐘方案里驅(qū)動多達(dá)七個(gè)JESD204B轉(zhuǎn)換器或邏輯器件。圖1是典型

2022-11-18 06:36:26

寬帶數(shù)據(jù)轉(zhuǎn)換器應(yīng)用的JESD204B與串行LVDS接口考量

，JESD204支持的每通道串行鏈路速率是LVDS的三倍以上。當(dāng)比較諸如多器件同步、確定延遲和諧波時(shí)鐘等高級功能時(shí)，JESD204B是提供這些功能的唯一接口。所有通路和通道對確定延遲敏感、需要寬帶寬多通道轉(zhuǎn)換器

2021-11-03 07:00:00

時(shí)序至關(guān)重要：怎么提高JESD204B時(shí)鐘方案的性能

中，筆者將談?wù)?b class="flag-6" style="color: red">抖動合成器與清除器的不同系統(tǒng)參考信號（SYSREF）模式，以及如何用它們來最大限度地提高JESD204B時(shí)鐘方案的性能。 LMK04821系列器件為該話題提供了很好的范例研究素材，因?yàn)樗鼈?/div>

2018-09-06 15:10:52

替代HMC7044超低噪高性能時(shí)鐘抖動消除器支持JESD204B

1. 概述PC7044是一款高性能雙環(huán)路的整數(shù)時(shí)鐘抖動消除器，可以為具有并行或串（JESD204B型）接口的高速數(shù)據(jù)轉(zhuǎn)換器執(zhí)行參考時(shí)鐘選擇和超低噪聲頻率的生成。 PC7044具有兩個(gè)整數(shù)

2025-05-08 15:57:20

構(gòu)建JESD204B鏈路的步驟

建立了所需的電氣連接，如圖 1 所示。請注意圖中箭頭表示信號方向。圖1 —JESD204B TX 至RX 鏈路的信號連接從 TX (tx_dataout) 到 RX 的信號是包含數(shù)據(jù)鏈路的串行解串器信道

2018-09-13 09:55:26

構(gòu)建JESD204B鏈路的步驟

連接，如圖 1 所示。請注意圖中箭頭表示信號方向。圖 1 — JESD204B TX 至 RX 鏈路的信號連接從 TX (tx_dataout) 到 RX 的信號是包含數(shù)據(jù)鏈路的串行解串器信道信號。這些

2022-11-21 07:18:42

調(diào)試ADS52J90板卡JESD204B接口遇到的問題求解

我在調(diào)試TI ADS52J90板卡JESD204B接口遇到的問題： 1、目前在應(yīng)用手冊中能看到LVDS的詳細(xì)說明，但是缺少關(guān)于JESD204B的相關(guān)資料，能否提供相關(guān)JESD204B的相關(guān)資料

2024-11-28 06:13:11

高通道數(shù)JESD204B菊鏈可擴(kuò)展時(shí)鐘解決方案

多通道 JESD204B 時(shí)鐘，采用 TI LMK04828 時(shí)鐘抖動清除器和帶有集成式 VCO 的 LMX2594 寬帶 PLL，能夠?qū)崿F(xiàn)低于 10ps 的時(shí)鐘間偏斜。此設(shè)計(jì)經(jīng)過 TI

2018-12-28 11:54:19

ADI公司和Xilinx聯(lián)手實(shí)現(xiàn)JEDEC JESD204B互操作性

JESD204 LogiCORE? IP和ADI AD9250模數(shù)高速數(shù)據(jù)轉(zhuǎn)換器之間的JESD204B實(shí)現(xiàn)互操作。實(shí)現(xiàn)邏輯和數(shù)據(jù)轉(zhuǎn)換器器件之間的JESD204B互操作性，是促進(jìn)該新技術(shù)廣泛運(yùn)用的一個(gè)重大里程碑。

2013-10-09 11:10:34

3991

JESD204B FPGA調(diào)試軟件加快高速設(shè)計(jì)速度

Xilinx收發(fā)器調(diào)試工具，可支持312.5Mbps至12.5Gbps的JESD204B數(shù)據(jù)轉(zhuǎn)換器至FPGA串行數(shù)據(jù)接口和Xilinx? Inc.， 7系列FPGA及Zynq?-7000全可編程SoC。

2013-10-17 16:35:20

1258

JESD204B 串行接口時(shí)鐘需要及其實(shí)現(xiàn)

隨著數(shù)模轉(zhuǎn)換器的轉(zhuǎn)換速率越來越高， JESD204B 串行接口已經(jīng)越來越多地廣泛用在數(shù)模轉(zhuǎn)換器上，其對器件時(shí)鐘和同步時(shí)鐘之間的時(shí)序關(guān)系有著嚴(yán)格需求。本文就重點(diǎn)講解了JESD204B 數(shù)模轉(zhuǎn)換器的時(shí)鐘規(guī)范，以及利用 TI 公司的芯片實(shí)現(xiàn)其時(shí)序要求。

2016-12-21 14:39:34

JESD204B協(xié)議概述

在使用我們的最新模數(shù)轉(zhuǎn)換器 (ADC) 和數(shù)模轉(zhuǎn)換器 (DAC) 設(shè)計(jì)系統(tǒng)時(shí)，我已知道了很多有關(guān) JESD204B 接口標(biāo)準(zhǔn)的信息，這些器件使用該協(xié)議與 FPGA 通信。此外，我還在 E2E 上的該

2017-04-08 04:48:17

2714

在Xilinx FPGA上快速實(shí)現(xiàn) JESD204B

。隨著轉(zhuǎn)換器的速度和分辨率不斷提升，JESD204B接口在ADI高速轉(zhuǎn)換器和集成RF收發(fā)器中也變得更為常見。

2017-04-12 10:22:11

16280

JESD204B SystemC module 設(shè)計(jì)簡介(一)

本設(shè)計(jì)致力于用SystemC語言建立JESD024B的協(xié)議標(biāo)準(zhǔn)模型，描述JESD204B的所有行為，并且能夠保證用戶可以通過該JESD204B的SystemC庫，進(jìn)行JESD204B行為的仿真

2017-11-17 09:36:56

3518

采用系統(tǒng)參考模式設(shè)計(jì)JESD204B時(shí)鐘

在本文中，筆者將談?wù)?b class="flag-6" style="color: red">抖動合成器與清除器的不同系統(tǒng)參考信號（SYSREF）模式，以及如何用它們來最大限度地提高JESD204B時(shí)鐘方案的性能。 LMK04821系列器件為該話題提供了很好的范例研究素材

2017-11-17 10:31:45

3458

如何在Xilinx FPGA上快速實(shí)現(xiàn)JESD204B？操作步驟詳細(xì)說明

轉(zhuǎn)換器的速度和分辨率不斷提升，JESD204B接口在ADI高速轉(zhuǎn)換器和集成RF收發(fā)器中也變得更為常見。此外，F(xiàn)PGA和ASIC中靈活的串行器/解串器(SERDES)設(shè)計(jì)正逐步取代連接轉(zhuǎn)換器的傳統(tǒng)并行LVDS/CMOS接口，并用來實(shí)現(xiàn) JESD204B物理層。

2017-11-17 14:44:16

7209

JESD204B標(biāo)準(zhǔn)及演進(jìn)歷程

在從事高速數(shù)據(jù)擷取設(shè)計(jì)時(shí)使用FPGA的人大概都聽過新JEDEC標(biāo)準(zhǔn)「JESD204B」的名號。近期許多工程師均聯(lián)絡(luò)德州儀器，希望進(jìn)一步了解 JESD204B 接口，包括與FPGA如何互動、JESD204B如何讓他們的設(shè)計(jì)更容易執(zhí)行等。本文介紹 JESD204B標(biāo)準(zhǔn)演進(jìn)，以及對系統(tǒng)設(shè)計(jì)工程師有何影響。

2017-11-18 02:57:01

14901

JESD204B接口及協(xié)議狀態(tài)過程

在使用我們的最新模數(shù)轉(zhuǎn)換器(ADC)和數(shù)模轉(zhuǎn)換器(DAC)設(shè)計(jì)系統(tǒng)時(shí)，我已知道了很多有關(guān) JESD204B接口標(biāo)準(zhǔn)的信息，這些器件使用該協(xié)議與FPGA 通信。

2017-11-18 04:10:55

3410

JESD204B在時(shí)鐘方面的設(shè)計(jì)及其驗(yàn)證實(shí)現(xiàn)

2017-11-18 08:00:01

2492

針對高速數(shù)據(jù)轉(zhuǎn)換器的最新高速JESD204B標(biāo)準(zhǔn)帶來了驗(yàn)證挑戰(zhàn)

JESD204B是最新的12.5 Gb/s高速、高分辨率數(shù)據(jù)轉(zhuǎn)換器串行接口標(biāo)準(zhǔn)。轉(zhuǎn)換器制造商的相關(guān)產(chǎn)品已進(jìn)入市場，并且支持JESD204B標(biāo)準(zhǔn)的產(chǎn)品預(yù)計(jì)會在不久的將來大量面世。JESD204B接口

2017-11-18 18:57:16

3629

簡述Arria10接口JESD204B的與ADI9144性能

Arria10接口的JESD204B與ADI9144的互操作性

2018-06-20 00:06:00

5211

JESD204B接口標(biāo)準(zhǔn)中的眼圖測量

該視頻將為觀眾介紹JESD204B接口中的眼圖測量。

2019-08-01 06:19:00

4829

JESD204B接口標(biāo)準(zhǔn)如何用于ADC到FPGA設(shè)計(jì)中

ADI和Xilinx的專家解釋了JESD204B接口標(biāo)準(zhǔn)的重要性，并說明了該標(biāo)準(zhǔn)如何用于ADC到FPGA設(shè)計(jì)中。

2019-08-01 06:15:00

3815

JESD204B接口中的眼圖測量方法

該視頻將為觀眾介紹JESD204B接口中的眼圖測量。

2019-08-19 06:06:00

5864

JESD204B在ADI轉(zhuǎn)換器中的實(shí)現(xiàn)方式

ADI Jesd204B在線研討會系列第4講，討論確定性延遲和多芯片同步，以及在ADI轉(zhuǎn)換器產(chǎn)品中的實(shí)現(xiàn)方式。

2019-06-11 06:16:00

3190

Validating ADI Converters Inter-operability with Xilinx FPGA and JESD204B/C IP

Validating ADI Converters Inter-operability with Xilinx FPGA and JESD204B/C IP

2021-02-19 16:05:33

HMC7044: 帶 JESD204B 接口的高性能、3.2 GHz、14 路輸出抖動衰減器

HMC7044: 帶 JESD204B 接口的高性能、3.2 GHz、14 路輸出抖動衰減器

2021-03-21 11:14:44

驗(yàn)證ADI轉(zhuǎn)換器與Xilinx FPGA和JESD204B/C IP的互操作性

驗(yàn)證ADI轉(zhuǎn)換器與Xilinx FPGA和JESD204B/C IP的互操作性

2021-04-09 14:37:51

LTC6952：超低抖動、4.5 GHz PLL，帶11個(gè)輸出和JESD204B/JESD204C支持?jǐn)?shù)據(jù)表

LTC6952：超低抖動、4.5 GHz PLL，帶11個(gè)輸出和JESD204B/JESD204C支持?jǐn)?shù)據(jù)表

2021-04-22 15:52:09

帶JESD204B串行接口的14位250 Msps ADC系列

帶JESD204B串行接口的14位250 Msps ADC系列

2021-05-18 15:04:50

LTC6953：超低抖動、4.5 GHz時(shí)鐘分配器，帶11個(gè)輸出和JESD204B/JESD204C支持?jǐn)?shù)據(jù)表

LTC6953：超低抖動、4.5 GHz時(shí)鐘分配器，帶11個(gè)輸出和JESD204B/JESD204C支持?jǐn)?shù)據(jù)表

2021-05-19 15:23:53

采用系統(tǒng)參考模式設(shè)計(jì)JESD 204B時(shí)鐘

中，筆者將談?wù)?b class="flag-6" style="color: red">抖動合成器與清除器的不同系統(tǒng)參考信號（SYSREF）模式，以及如何用它們來最大限度地提高JESD204B時(shí)鐘方案的性能。 ? LMK04821系列器件為該話題提供了很好的范例研究素材，因?yàn)?/div>

2021-11-24 14:48:56

3515

JESD204B是否真的適合你

如何同 FPGA 協(xié)作。他們特別感興趣的是 JESD204B 接口將如何簡化設(shè)計(jì)流程。與 LVDS 及 CMOS 接口相比，JESD204B 數(shù)據(jù)轉(zhuǎn)換器串行接口標(biāo)準(zhǔn)可提供一些顯著的優(yōu)勢，包括更簡單

2021-11-10 09:43:33

1032

JESD204B時(shí)鐘網(wǎng)絡(luò)原理概述

明德?lián)P的JESD204B采集卡項(xiàng)目綜合上板后，可以使用上位機(jī)通過千兆網(wǎng)來配置AD9144和AD9516板卡，實(shí)現(xiàn)高速ad采集。最終可以在示波器和上位機(jī)上采集到設(shè)定頻率的正弦波。本文重點(diǎn)介紹JESD204B時(shí)鐘網(wǎng)絡(luò)。

2022-07-07 08:58:11

2424

寬帶數(shù)據(jù)轉(zhuǎn)換器應(yīng)用的JESD204B與串行LVDS接口考量

本文余下篇幅將探討推動該規(guī)范發(fā)展的某些關(guān)鍵的終端系統(tǒng)應(yīng)用，以及串行低壓差分信號(LVDS)和JESD204B的對比。

2022-08-01 09:34:51

2129

在串行LVDS和JESD204B接口之間選擇

本文余下篇幅將探討推動該規(guī)范發(fā)展的某些關(guān)鍵的終端系統(tǒng)應(yīng)用，以及串行低壓差分信號(LVDS)和JESD204B的對比。

2022-08-05 14:18:00

2361

如何構(gòu)建您的JESD204B 鏈路

如何構(gòu)建您的JESD204B 鏈路

2022-11-04 09:52:11

理解JESD204B協(xié)議

理解JESD204B協(xié)議

2022-11-04 09:52:12

JESD204B：適合您嗎？

JESD204B：適合您嗎？

2022-11-07 08:07:23

JESD204B與串行LVDS接口在寬帶數(shù)據(jù)轉(zhuǎn)換器應(yīng)用中的考慮因素

JESD204A/JESD204B串行接口行業(yè)標(biāo)準(zhǔn)旨在解決以高效和節(jié)省成本的方式將最新的寬帶數(shù)據(jù)轉(zhuǎn)換器與其他系統(tǒng)IC互連的問題。其動機(jī)是標(biāo)準(zhǔn)化接口，通過使用可擴(kuò)展的高速串行接口，減少數(shù)據(jù)轉(zhuǎn)換器與其他設(shè)備（如現(xiàn)場可編程門陣列（FGPA）和片上系統(tǒng)（SoC））設(shè)備）之間的數(shù)字輸入/輸出數(shù)量。

2022-12-21 14:44:20

2358

JESD204B學(xué)習(xí)手冊

JESD204B接口一般用在高速的AD和DA芯片上，用于傳輸采集到的數(shù)據(jù)。該接口相比LVDS可以減少大量的IO管腳，所以正在逐步取代LVDS接口(引用wp446-jesd204b.pdf)。

2022-12-22 09:45:18

3902

在賽靈思FPGA上快速實(shí)現(xiàn)JESD204B

JESD204是一款高速串行接口，用于將數(shù)據(jù)轉(zhuǎn)換器（ADC和DAC）連接到邏輯器件。該標(biāo)準(zhǔn)的修訂版B支持高達(dá)12.5 Gbps的串行數(shù)據(jù)速率，并確保JESD204鏈路上的可重復(fù)確定性延遲。隨著轉(zhuǎn)換器速度和分辨率的不斷提高，JESD204B接口在ADI公司的高速轉(zhuǎn)換器和集成RF收發(fā)器中變得越來越普遍。

2023-01-09 16:41:38

6244

采用系統(tǒng)參考模式設(shè)計(jì)JESD 204B時(shí)鐘

　　LMK04821系列器件為該話題提供了很好的范例研究素材，因?yàn)樗鼈兪歉咝阅艿碾p環(huán)路抖動清除器，可在具有器件和SYSREF時(shí)鐘的子類1時(shí)鐘方案里驅(qū)動多達(dá)七個(gè)JESD204B轉(zhuǎn)換器或邏輯器件。圖1是典型JESD204B系統(tǒng)（以LMK04821系列器件作為時(shí)鐘解決方案）的高級方框圖。

2023-04-18 09:25:30

2661

JESD204B是FPGA中的新流行語嗎

JESD204B規(guī)范是JEDEC標(biāo)準(zhǔn)發(fā)布的較新版本，適用于數(shù)據(jù)轉(zhuǎn)換器和邏輯器件。如果您正在使用FPGA進(jìn)行高速數(shù)據(jù)采集設(shè)計(jì)，您會聽到新的流行詞“JESD204B”。與LVDS和CMOS接口相比，這一較新的版本具有顯著的優(yōu)勢，因?yàn)樗ǜ唵蔚牟季趾透俚囊_數(shù)。

2023-05-26 14:49:31

1468

AD9207: 12-Bit, 6 GSPS, JESD204B/JESD204C Dual ADC Data Sheet AD9207: 12-Bit, 6 GSPS, JESD204B/JESD204C Dual ADC Data Sheet

電子發(fā)燒友網(wǎng)為你提供ADI(ADI)AD9207: 12-Bit, 6 GSPS, JESD204B/JESD204C Dual ADC Data Sheet相關(guān)產(chǎn)品參數(shù)、數(shù)據(jù)手冊，更有AD9207

2023-10-16 19:02:55

LMK04714-Q1符合JESD204B/C標(biāo)準(zhǔn)的汽車級、超低噪聲、雙環(huán)路時(shí)鐘抖動清除器數(shù)據(jù)表

電子發(fā)燒友網(wǎng)站提供《LMK04714-Q1符合JESD204B/C標(biāo)準(zhǔn)的汽車級、超低噪聲、雙環(huán)路時(shí)鐘抖動清除器數(shù)據(jù)表.pdf》資料免費(fèi)下載

2024-08-20 10:37:26

采用JESD204B的LMK5C33216超低抖動時(shí)鐘同步器數(shù)據(jù)表

電子發(fā)燒友網(wǎng)站提供《采用JESD204B的LMK5C33216超低抖動時(shí)鐘同步器數(shù)據(jù)表.pdf》資料免費(fèi)下載

2024-08-21 10:47:13

LMK0482x超低噪聲JESD204B兼容時(shí)鐘抖動消除器數(shù)據(jù)表

電子發(fā)燒友網(wǎng)站提供《LMK0482x超低噪聲JESD204B兼容時(shí)鐘抖動消除器數(shù)據(jù)表.pdf》資料免費(fèi)下載

2024-08-21 09:19:01

ADC16DX370 JESD204B串行鏈路的均衡優(yōu)化

電子發(fā)燒友網(wǎng)站提供《ADC16DX370 JESD204B串行鏈路的均衡優(yōu)化.pdf》資料免費(fèi)下載

2024-10-09 08:31:55

JESD204B使用說明

能力更強(qiáng)，布線數(shù)量更少。本篇的內(nèi)容基于jesd204b接口的ADC和FPGA的硬件板卡，通過調(diào)用jesd204b ip核來一步步在FPGA內(nèi)部實(shí)現(xiàn)高速ADC數(shù)據(jù)采集，jesd204b協(xié)議

2024-12-18 11:31:59

2554

HMC7044B支持JESD204B和JESD204C的高性能、3.2GHz、14輸出抖動衰減器技術(shù)手冊

HMC7044B 是 [HMC7044]的修訂版本，是一款高性能、雙環(huán)路、整數(shù) N 抖動衰減器，能夠?yàn)榫哂胁⑿谢?b class="flag-6" style="color: red">串行（JESD204B 和 JESD204C 類型）接口的高速數(shù)據(jù)轉(zhuǎn)換器執(zhí)行參考選

2025-04-16 11:27:05

1623

LTC6953具有11個(gè)輸出并支持JESD204B/JESD204C協(xié)議的超低抖動、4.5GHz時(shí)鐘分配器技術(shù)手冊

LTC6953 是一款高性能、超低抖動的 JESD204B/JESD204C 時(shí)鐘分配 IC。LTC6953 的 11 個(gè)輸出可配置為最多 5 個(gè) JESD204B/JESD204

2025-04-16 14:28:18

1023

JESD204B生存指南

實(shí)用JESD204B來自全球數(shù)據(jù)轉(zhuǎn)換器市場份額領(lǐng)導(dǎo) 者的技術(shù)信息、提示和建議

2025-05-30 16:31:21

?LMK04368-EP 超低噪聲JESD204B/C雙環(huán)路時(shí)鐘抖動清除器總結(jié)

LMK04368-EP 是一款高性能時(shí)鐘調(diào)節(jié)器，支持 JEDEC JESD204B/C，適用于太空應(yīng)用。 PLL2 的 14 個(gè)時(shí)鐘輸出可配置為使用器件和 SYSREF 時(shí)鐘驅(qū)動 7 個(gè)

2025-09-11 10:23:20

652

LMK04832 超低噪聲、3.2 GHz、15 輸出、JESD204B 時(shí)鐘抖動清除器技術(shù)手冊

該LMK04832是一款超高性能時(shí)鐘調(diào)節(jié)器，支持 JEDEC JESD204B，還與 LMK0482x 系列器件引腳兼容。 PLL2的14個(gè)時(shí)鐘輸出可配置為使用器件和SYSREF時(shí)鐘驅(qū)動7個(gè)

2025-09-12 14:11:12

930

?LMK04828-EP 超低噪聲JESD204B兼容時(shí)鐘抖動清除器總結(jié)

LMK04828-EP 器件是業(yè)界性能最高的時(shí)鐘調(diào)理器，支持 JESD204B。 PLL2的14個(gè)時(shí)鐘輸出可配置為使用器件和SYSREF時(shí)鐘驅(qū)動7個(gè)JESD204B轉(zhuǎn)換器或其他邏輯器件

2025-09-12 16:13:11

832

LMK04616 超低噪聲低功耗JESD204B兼容時(shí)鐘抖動清除器總結(jié)

LMK0461x 器件系列是業(yè)界性能最高、功耗最低的抖動清除器，支持 JESD204B。16 個(gè)時(shí)鐘輸出可配置為使用器件和 SYSREF 時(shí)鐘驅(qū)動 8 個(gè) JESD204B 轉(zhuǎn)換器或其他邏輯器件。第 17 個(gè)輸出可配置為提供來自 PLL2 的信號或來自外部 VCXO 的副本。

2025-09-12 16:50:34

907

?LMK0482x系列超低噪聲JESD204B兼容時(shí)鐘抖動清除器技術(shù)文檔總結(jié)

LMK0482x 系列是業(yè)界性能最高的時(shí)鐘調(diào)節(jié)器，支持 JEDEC JESD204B。 PLL2 的 14 個(gè)時(shí)鐘輸出可配置為使用器件和 SYSREF 時(shí)鐘驅(qū)動 7 個(gè) JESD204B

2025-09-15 10:03:34

666