具體來說，3D5000芯片是使用Chiplet（芯片粒）技術(shù)把兩塊之前發(fā)布的3C5000芯片互聯(lián)和封裝在一起，其中每塊3C5000芯片粒有16個核心，從而實現(xiàn)3D5000的32核設(shè)計。

　　除了集成了32個LA464處理器核之外，龍芯3D5000還集成了64MB的L3 Cache，支持最多8個DDR4-3200 DRAM；在可擴(kuò)展性方面，3D5000可以通過HyperTransport接口構(gòu)建至多四路處理器，因此單機(jī)可以支持多達(dá)128核。

　　在性能方面，龍芯的這款芯片使用的是SMIC的12nm工藝，時鐘頻率可達(dá)2.2 GHz。跑分方面，單路和雙路服務(wù)器的SPEC CPU2006 Base實測可以超過400分和800分，預(yù)計四路服務(wù)器的分值可以達(dá)到1600分。

　　根據(jù)時鐘頻率和跑分結(jié)果來看，該芯片性能大約和Intel 2015年的至強(qiáng)CPU（Xeon E5-4620， 2.1GHz，四塊芯片的SPEC CPU2006分?jǐn)?shù)為1550）接近。

　　我們認(rèn)為，龍芯的3D5000芯片對于國產(chǎn)自主產(chǎn)權(quán)處理器來說是一個重要的里程碑。其重要性不僅僅是由于它的性能在慢慢接近主流處理器水平（雖然還有一段距離），而且在于它使用了Chiplet技術(shù)。

　　從芯片架構(gòu)方面來看，龍芯還有相當(dāng)?shù)臐摿赏冢▽φ盏腎ntel Xeon E5-4620使用的是32nm工藝），處理器架構(gòu)方面的技術(shù)也不是一朝一夕能解決的，而需要踏踏實實地積累技術(shù)——值得欣慰的是，龍芯已經(jīng)宣布將于明年發(fā)布使用全新架構(gòu)的處理器，其IPC（instruction per cycle，每時鐘周期指令執(zhí)行數(shù)，是CPU最重要的指標(biāo)之一）可望能達(dá)到AMD Zen3水平。

　　另一方面，我們也看到使用12nm工藝確實對于該芯片的時鐘頻率給了很大的限制，在目前主流使用最先進(jìn)半導(dǎo)體工藝的CPU時鐘頻率都在接近4GHz的時候，3D5000的時鐘頻率僅為其一半左右。

　　但是，這也是3D5000芯片重要的原因，因為它使用了Chiplet技術(shù)，而Chiplet技術(shù)可望是能成為處理器（以及其他品類的芯片）突破半導(dǎo)體工藝限制瓶頸的最關(guān)鍵技術(shù)。

　　1/ Chiplet給***的價值

　　如前所述，Chiplet將會成為***突圍的重要技術(shù)。目前由于地緣政治的影響，中國的半導(dǎo)體行業(yè)受到了種種限制，尤其是開發(fā)自主知識產(chǎn)權(quán)的關(guān)鍵芯片（如國產(chǎn)CPU，或者之后有可能受到影響的其他高性能計算芯片）的公司難以使用最先進(jìn)的半導(dǎo)體工藝節(jié)點。

　　另一方面，中國的半導(dǎo)體fab同樣由于受到地緣政治的影響，難以快速追趕全球最先進(jìn)的工藝節(jié)點，而目前只能主要生產(chǎn)成熟工藝節(jié)點（如28nm），或者是介于成熟工藝和先進(jìn)工藝之間的工藝節(jié)點（例如SMIC今年剛開始大規(guī)模量產(chǎn)14nm，未來幾年可望做到10nm以下）。即使是介于成熟工藝和先進(jìn)工藝之間的工藝節(jié)點，也會存在良率較低等問題，需要時間來解決。

　　在這樣的情況下，國產(chǎn)自主知識產(chǎn)權(quán)芯片在受到地緣政治影響下只能使用較落后的工藝節(jié)點，那么使用Chiplet這樣的高級封裝技術(shù)就成為了突破工藝限制，或者說至少減少工藝對于芯片影響的一種重要技術(shù)。

　　首先，從架構(gòu)上來說，以CPU為例，當(dāng)單核性能受到工藝的限制難以做到很強(qiáng)，時鐘頻率難以跑到很高的時候，使用多核就是一種重要的提高性能的選項。

　　當(dāng)在核心數(shù)量上做提升的時候，確保核心與核心之間的高性能數(shù)據(jù)互聯(lián)就是一項重要的任務(wù)，而這項任務(wù)使用基于Chiplet的技術(shù)可以較為容易地實現(xiàn)，從而保證多核處理器的總性能能以和核心數(shù)量呈接近線性的方式提升。

　　我們認(rèn)為，這樣的設(shè)計方式不僅僅對于CPU這樣的處理器有效，而且對于其他高性能計算芯片，例如汽車芯片、GPU等等都有意義，因此龍芯的3D5000芯片對于整個行業(yè)都有很大的借鑒意義。

　　我們認(rèn)為，未來這種使用Chiplet方法的眾核CPU很可能是國產(chǎn)CPU的主流做法，而龍芯這次發(fā)布的芯片將會是這方面的先驅(qū)者之一。

　　其次，從良率角度來看，如前所述國內(nèi)的Fab由于良率可能會存在一定的提升空間，而良率又會影響到芯片的成本。為了***能有較低的成本可以在市場上有競爭力，必須保證總體良率足夠好，而這個時候Chiplet就能提供幫助。

　　具體的原因是，在使用同一工藝的前提下，總體芯片的良率和芯片的尺寸有關(guān)，即在單個芯片上集成越多晶體管，總體芯片尺寸越大，則芯片良率越低；如果工藝本身的良率就有提升空間，那么對于芯片尺寸較大的CPU或者高性能計算芯片，總體的芯片良率就會很低。

　　為了解決這個問題，可行的做法是把一個大芯片拆成多個小的芯片粒，這樣單個芯片粒的面積就會較小，從而良率得到了保證，從而整體上可以用高級封裝的方法來實現(xiàn)在工藝良率還在提升的時候，也能實現(xiàn)較高良率的高集成度芯片。

　　2/ 中國芯片設(shè)計應(yīng)布局Chiplet以及相關(guān)架構(gòu)

　　值得一提的是，使用Chiplet并非是為了突破地緣政治對于中國半導(dǎo)體影響的臨時解決方案，而事實上將會成為未來芯片設(shè)計的主流方案——即使沒有地緣政治對于中國半導(dǎo)體技術(shù)的限制，中國半導(dǎo)體行業(yè)仍然應(yīng)該大力發(fā)展Chiplet相關(guān)的技術(shù)。

　　目前，國際最主流和最領(lǐng)先的半導(dǎo)體芯片公司都在使用Chiplet技術(shù)，因為他們也受到了半導(dǎo)體工藝的限制，因為工藝良率的問題在最新的半導(dǎo)體工藝節(jié)點中也存在，因此AMD、Intel等頂尖公司都在大量投入Chiplet相關(guān)研發(fā)，并且已經(jīng)使用在最新的芯片中，用以提高芯片性能和良率。因此，中國半導(dǎo)體公司對于Chiplet的研發(fā)事實上也是符合全球半導(dǎo)體主流技術(shù)的做法。

　　對于Chiplet技術(shù)來說，一方面必須在封裝和相關(guān)半導(dǎo)體工藝上做投入——從目前的技術(shù)來看，Chiplet以及相關(guān)的高級封裝技術(shù)正在越來越多地在半導(dǎo)體代工廠中完成（例如臺積電的InFO、CoWoS、SOIC等都是相當(dāng)成功的Chiplet相關(guān)技術(shù)），而不是在封測廠中完成，因此中國的半導(dǎo)體代工廠也必須要努力開發(fā)相關(guān)的技術(shù)。

　　另外，從芯片設(shè)計端來看，Chiplet為芯片設(shè)計帶來了更多的靈活度，開啟了更多的機(jī)會，但是同時也對于芯片架構(gòu)設(shè)計提出了更高的要求，即如何針對Chiplet去開發(fā)最優(yōu)的芯片架構(gòu)，從而最大程度上利用Chiplet帶來的靈活度；例如目前AMD的最新一代處理器中把大量緩存放在了Chiplet中，這就是Chiplet給芯片架構(gòu)帶來的一次更新。

　　因此，如何利用Chiplet的帶來的機(jī)會讓中國半導(dǎo)體芯片行業(yè)更上一層樓，是需要中國的相關(guān)的半導(dǎo)體工藝、封裝和設(shè)計廠商協(xié)同努力的一個重要課題。

　　編輯：黃飛