1．引言
本文針對(duì)紅外圖像處理系統(tǒng)的實(shí)時(shí)性要求，提出了基于DSP+FPGA+ASIC的圖像處理架構(gòu)。
隨著紅外焦
2010-07-22 15:18:50
1160 本系統(tǒng)采用基于FPGA與DSP協(xié)同工作進(jìn)行視頻處理的方案，實(shí)現(xiàn)視頻采集、處理到傳輸?shù)恼麄€(gè)過程。
2014-10-23 15:35:496823 
DSP+FPGA架構(gòu)的最大特點(diǎn)是結(jié)構(gòu)靈活、有較強(qiáng)的通用性、適合于模塊化設(shè)計(jì)，從而能夠提高算法效率，同時(shí)其開發(fā)周期短、系統(tǒng)易于維護(hù)和升級(jí)，適合于實(shí)時(shí)視頻圖像處理。
2015-02-03 15:20:471660 
設(shè)計(jì)了一種基于FPGA的實(shí)時(shí)視頻圖像采集處理電路系統(tǒng)。采用FPGA作為整個(gè)系統(tǒng)的控制和圖像數(shù)據(jù)處理中心。DDR2 SDRAM為高速儲(chǔ)存模塊核心器件，CMOS 7670為視頻圖像采集器件。
2018-02-10 02:43:5520488 
硬件平臺(tái)由DSP處理器+FPGA及其外圍器件組成的高速運(yùn)算電路共同實(shí)現(xiàn)［2］，它為軟件編程、各類數(shù)據(jù)流控制及復(fù)雜對(duì)象的識(shí)別算法提供基礎(chǔ)保證。多目標(biāo)識(shí)別算法在物理空間運(yùn)行上分成兩部分:圖像預(yù)處理
2021-10-29 08:52:355867 
使用FPGA進(jìn)行圖像和視頻處理的原理、結(jié)構(gòu)、方法和流程，實(shí)現(xiàn)視頻處理中的重要模塊設(shè)計(jì)；同時(shí)，針對(duì)不同的設(shè)計(jì)目標(biāo)進(jìn)行優(yōu)化，另外采用新型的EDA工具進(jìn)行設(shè)計(jì)、仿真和驗(yàn)證，掌握最前沿的設(shè)計(jì)方法。 FPGA圖像
2009-07-16 14:05:25
想學(xué)習(xí)FPGA視頻圖像處理，不知道該如何著手，有沒大神指導(dǎo)迷津，或者有什么這方面的書籍推薦的！
2015-07-28 21:35:31
架構(gòu)、嵌入式系統(tǒng)、實(shí)時(shí)操作系統(tǒng)、數(shù)字信號(hào)處理、圖像與視頻處理和數(shù)字通信等，可以實(shí)現(xiàn)片上課程理念。七、教學(xué)大綱基于Xilinx FPGA的DSP系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)的課程安排如下： 第一天 課程目標(biāo)
2009-07-21 09:22:42
來說，濾除噪聲、擴(kuò)展對(duì)比度、銳化以及色彩增強(qiáng)等處理能顯著提升視覺效果。這里設(shè)計(jì)一個(gè)基于FPGA的實(shí)時(shí)視頻圖像處理系統(tǒng)，包含增強(qiáng)對(duì)比度擴(kuò)展和色飽和度兩種處理方法，相比于DSP和ASIC方案來說，FPGA在性能和靈活性方面具有絕對(duì)優(yōu)勢(shì)，應(yīng)用FPGA設(shè)計(jì)視頻通信系統(tǒng)更普遍。
2019-08-22 08:22:29
VerilogHDL來描述并直接用硬件實(shí)現(xiàn)。即使一些模塊是預(yù)制的IP模塊，這個(gè)任務(wù)仍然是集成這些模塊到一個(gè)完整的設(shè)計(jì)之中。Helion是一家致力于利用FPGA和DSP從事圖像信號(hào)處理領(lǐng)域開發(fā)的公司。他們
2012-08-11 11:27:45
格式不變，因此在將數(shù)據(jù)保存到 SRAM 以前，需要將奇數(shù)場(chǎng)和偶數(shù)場(chǎng)的數(shù)據(jù)還原成一幅完整的圖像。如果傳輸格式是 YUV，需要轉(zhuǎn)化為便于 DSP 處理的 RGB 格式。FPGA 需要完成如下任務(wù)：（1）將
2018-12-11 09:47:09
用matlab和opencv做圖像處理。近一段時(shí)間通過FPGA處理攝像頭視頻數(shù)據(jù)，有太多感觸，復(fù)雜的算法先不提及，單是上面文章中提到的一些處理手段及策略，非常受用。
下面就幾個(gè)方面簡(jiǎn)單列一些
2024-06-12 16:26:07
圖像處理用FPGA好一點(diǎn)還是用DSP好一點(diǎn)？
2021-10-22 06:35:01
架構(gòu)、嵌入式系統(tǒng)、實(shí)時(shí)操作系統(tǒng)、數(shù)字信號(hào)處理、圖像與視頻處理和數(shù)字通信等，可以實(shí)現(xiàn)片上課程理念。七、教學(xué)大綱基于Xilinx FPGA的DSP系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)的課程安排如下：第一天 課程目標(biāo)
2009-07-21 09:20:11
申請(qǐng)理由：學(xué)習(xí)DSP 和FPGA DSP優(yōu)越的計(jì)算能力 超高的編解碼速度 和FPGA 聯(lián)合使用 取長(zhǎng)補(bǔ)短 快速實(shí)現(xiàn)視頻傳輸不是夢(mèng) 。第一次申請(qǐng)?，F(xiàn)在進(jìn)行FPGA 的視頻傳輸部分項(xiàng)目描述：項(xiàng)目描述：先
2015-09-10 11:18:56
本系統(tǒng)采用基于FPGA與DSP協(xié)同工作進(jìn)行視頻處理的方案，實(shí)現(xiàn)視頻采集、處理到傳輸?shù)恼麄€(gè)過程。實(shí)時(shí)視頻圖像處理中，低層的預(yù)處理算法處理的數(shù)據(jù)量大，對(duì)處理速度要求高，但算法相對(duì)比較簡(jiǎn)單，適合于用
2019-07-01 07:38:06
針對(duì)視頻的輸出顯示要求，重點(diǎn)介紹了基于雙線性插值算法的實(shí)現(xiàn)。ModelSim的仿真結(jié)果表明，該算法符合多屏幕顯示系統(tǒng)的要求。關(guān)鍵詞 視頻監(jiān)控;視頻圖像處理;雙線性插值;FPGA;多屏幕
2019-06-28 07:06:54
，數(shù)字信號(hào)處理與數(shù)字圖像處理沒有太大區(qū)別）,就意味著可以用FPGA做硬件設(shè)計(jì)來實(shí)現(xiàn)DSP芯片的功能，當(dāng)然，相比較專業(yè)的DSP芯片 成本太高，因此你也沒必要選擇FPGA+DSP，就選擇DSP芯片，算法...
2021-07-28 09:16:02
本帖最后由 mr.pengyongche 于 2013-4-30 03:15 編輯
隨著計(jì)算機(jī)和數(shù)字圖像處理技術(shù)的飛速發(fā)展，視頻監(jiān)控技術(shù)應(yīng)用廣泛。傳統(tǒng)的視頻監(jiān)控系統(tǒng)都是用單一攝像頭對(duì)某一固定
2012-12-12 17:00:21
的重點(diǎn)是以DSP+FPGA為核心的視頻處理模塊的設(shè)計(jì)與實(shí)現(xiàn)，可以完成多路視頻的切換選擇輸出控制和視頻縮放顯示的功能，同時(shí)具備通信控制等功能。
2019-06-20 06:34:25
電視圖像或紅外兩個(gè)波段，實(shí)現(xiàn)圖像跟蹤各項(xiàng)功能。本文提出的跟蹤算法與設(shè)計(jì)的跟蹤裝置可在一定程度上解決視頻跟蹤精度低、處理速度慢的問題，同時(shí)本視頻跟蹤裝置也可作為進(jìn)一步研究圖像處理與跟蹤控制的平臺(tái)。
2019-06-26 06:09:46
基于DSP的圖像處理系統(tǒng)的應(yīng)用研究摘要 本文介紹了一種基于FPGA+DSP結(jié)構(gòu)的具有通用性、可擴(kuò)充性的高速數(shù)字圖像處理系統(tǒng)硬件平臺(tái)。重點(diǎn)介紹了以高速數(shù)字信號(hào)處理器TMS320DM642
2012-12-19 11:05:08
本系統(tǒng)采用基于FPGA與DSP協(xié)同工作進(jìn)行視頻處理的方案，實(shí)現(xiàn)視頻采集、處理到傳輸?shù)恼麄€(gè)過程。 實(shí)時(shí)視頻圖像處理中，低層的預(yù)處理算法處理的數(shù)據(jù)量大，對(duì)處理速度要求高，但算法相對(duì)比較簡(jiǎn)單，適合于
2019-06-28 08:10:26
圖像數(shù)據(jù)處理的工作原理是什么？基于FPGA+DSP的圖像處理系統(tǒng)待如何去設(shè)計(jì)？
2021-06-02 06:54:28
數(shù)據(jù)量特別大、運(yùn)算復(fù)雜，單純依靠通用PC很難達(dá)到實(shí)時(shí)性要求，不能滿足現(xiàn)行高速三維圖像處理應(yīng)用?！ ”鞠到y(tǒng)中，采用FPGA實(shí)現(xiàn)底層的信號(hào)預(yù)處理算法，其處理數(shù)據(jù)量很大，處理速度高，但算法結(jié)構(gòu)相對(duì)
2019-06-24 06:11:03
片TI的KeyStone系列多核浮點(diǎn)/定點(diǎn)DSP TMS320C6678作為核心處理單元，來完成視覺圖像處理算法，采用1片Xilinx的Kintex-7系列FPGA XC7K325T作為視頻協(xié)處理單元
2017-12-16 15:51:55
本系統(tǒng)采用基于FPGA與DSP協(xié)同工作進(jìn)行視頻處理的方案，實(shí)現(xiàn)視頻采集、處理到傳輸?shù)恼麄€(gè)過程。 實(shí)時(shí)視頻圖像處理中，低層的預(yù)處理算法處理的數(shù)據(jù)量大，對(duì)處理速度要求高，但算法相對(duì)比較簡(jiǎn)單，適合于
2019-06-19 06:12:05
本帖最后由 lee_st 于 2017-10-31 08:26 編輯
基于FPGA的視頻圖像處理系統(tǒng)
2017-10-30 17:26:16
基于FPGA的視頻圖像處理系統(tǒng)
2015-05-27 20:34:49
基于FPGA的視頻圖像處理系統(tǒng)。
2015-05-23 12:18:23
視頻采集是進(jìn)行圖像及圖形處理的第一步，目前視頻采集系統(tǒng)一般由FPGA和DSP組成，FPGA作為視頻采集控制芯片，DSP作為圖像處理與成像控制芯片。隨著FPGA技術(shù)的發(fā)展，片內(nèi)的邏輯單元越來越多，片內(nèi)的DSP資源也越來越豐富，因此可直接在FPGA片內(nèi)進(jìn)行圖像處理。
2019-08-14 07:17:12
本人想做數(shù)字圖像處理方面的課題，不知道DSP和FPGA的器件怎么選擇，希望有經(jīng)驗(yàn)的大神給點(diǎn)建議，我做的這個(gè)課題是用FPGA和DSP處理圖像 dsp作為主處理器，負(fù)責(zé)主要的算法，FPGA負(fù)責(zé)從處理
2012-08-06 10:54:12
怎么實(shí)現(xiàn)基于DSP的視頻圖像壓縮系統(tǒng)的設(shè)計(jì)？
2021-06-08 06:02:18
老師要我們做一個(gè)雙目機(jī)器人，我負(fù)責(zé)障礙物識(shí)別這一塊，計(jì)劃用DSP做，可是我只有51,微機(jī)原理，C和C++這些書本知識(shí)，我該怎么學(xué)DSP視頻圖像處理呢？學(xué)習(xí)硬件知識(shí)計(jì)劃20天，軟件算法30天。大家?guī)蛶兔?，幫我?guī)劃一下，我都不知道該如何開始?。。ǖ谝淮谓佑|DSP >_
2015-01-14 13:55:40
這幾年有點(diǎn)背，逐漸遠(yuǎn)離主流話題，所以有人就有了這樣的問題：DSP會(huì)被FPGA取代嗎？小編總結(jié)了各個(gè)網(wǎng)友的回答： 網(wǎng)友一：獨(dú)立的DSP不會(huì)被FPGA替代，但是會(huì)被增強(qiáng)了信號(hào)處理功能的ARM處理器替代
2021-07-16 08:12:03
看到ADI的blackfin系列的DSP基本都有40位ALU，不知道這個(gè)在做視頻處理時(shí)有什么優(yōu)勢(shì)？剛開始接觸視頻處理方面，對(duì)這個(gè)的基礎(chǔ)算法不太清楚，不知這個(gè)40位有什么特殊之處？如果用FPGA代替DSP外接40位DDR是否有用？
2018-09-30 11:37:09
采用FPGA 實(shí)現(xiàn)視頻和圖像處理設(shè)計(jì)
2015-10-26 21:10:06
基于FPGA的小型微光視頻圖像增強(qiáng)處理系統(tǒng)Mini Low-level-light Video Image Enhancement Processing System Based on FPGA
摘要:為微光視頻圖像的實(shí)時(shí)增強(qiáng)設(shè)計(jì)了一套可應(yīng)用于空間狹小環(huán)境中
2009-01-11 12:11:18
34 設(shè)計(jì)了一種基于FPGA 和DSP 的光纖信號(hào)實(shí)時(shí)處理系統(tǒng),介紹了系統(tǒng)的硬件組成和工作原理。該系統(tǒng)采用FPGA 實(shí)現(xiàn)數(shù)據(jù)的高速采集和邏輯控制，用DSP 實(shí)現(xiàn)傳感信號(hào)的全數(shù)字解調(diào)，分析了載
2009-06-19 11:17:4324 在研究視頻圖像實(shí)時(shí)處理系統(tǒng)的基礎(chǔ)上， 以TI 公司的DSP 芯片（TMS320C5000）為硬件開發(fā)平臺(tái)，以Code Composer Studio 為軟件開發(fā)環(huán)境，通過硬件設(shè)計(jì)和軟件編程實(shí)現(xiàn)視頻圖像中動(dòng)態(tài)目標(biāo)的
2009-07-08 15:11:0025
通過對(duì)CMOS 圖像傳感器輸出的黑白電視信號(hào)進(jìn)行視頻采集, 獲得數(shù)字圖像信號(hào), 實(shí)現(xiàn)數(shù)字圖像的處理。該系統(tǒng)采用PC 機(jī)和基于DSP 的數(shù)字信號(hào)處理板(數(shù)字板) 構(gòu)成主從式成像系統(tǒng)。
2009-07-28 14:10:0322 基于Simulink的視頻與圖像處理算法的快速實(shí)現(xiàn)
主要內(nèi)容
視頻和圖像系統(tǒng)設(shè)計(jì)基于模型的設(shè)計(jì)視頻和圖像處理模塊（VIP Blockset
2010-04-29 14:00:230 用可再配置FPGA實(shí)現(xiàn)DSP功能
2010-07-16 17:56:4310 設(shè)計(jì)一種基于DSP和FPGA架構(gòu)的通用圖像處理平臺(tái)，運(yùn)用FPGA實(shí)現(xiàn)微處理器接口設(shè)計(jì)，并對(duì)圖像數(shù)據(jù)進(jìn)行簡(jiǎn)單預(yù)處理，利用DSP進(jìn)行復(fù)雜圖像處理算法和邏輯控制，實(shí)現(xiàn)圖像數(shù)據(jù)的高速傳輸
2010-12-25 17:06:5462 用matlab來實(shí)現(xiàn)fpga功能的設(shè)計(jì)
摘要：System Generator for DSP是Xilinx公司開發(fā)的基于Matlab的DSP開發(fā)工具?熗?時(shí)也是一個(gè)基于FPGA的信號(hào)處理建模和設(shè)計(jì)工具。
2008-01-16 18:10:5411688 
基于DSP+FPGA+ASIC的實(shí)時(shí)圖像處理系統(tǒng)
1.引言
隨著紅外焦平面陣列技術(shù)的快速發(fā)展，紅外成像系統(tǒng)實(shí)現(xiàn)了高幀頻、高分辨率、高可靠性及微型化，在目標(biāo)跟蹤
2010-01-13 10:39:491356 
基于DSP和FPGA的通用圖像處理平臺(tái)設(shè)計(jì)
摘要：設(shè)計(jì)一種基于DSP和FPGA架構(gòu)的通用圖像處理平臺(tái)，運(yùn)用FPGA實(shí)現(xiàn)微處理器接口設(shè)計(jì)，并對(duì)圖像數(shù)據(jù)進(jìn)行簡(jiǎn)單預(yù)處理，利用DSP
2010-02-01 11:10:211683 
隨著數(shù)字融合的進(jìn)一步發(fā)展，系統(tǒng)的設(shè)計(jì)和實(shí)現(xiàn)需要更大的靈活性，以解決將完全不同的標(biāo)準(zhǔn)和要求整合為同類產(chǎn)品時(shí)引發(fā)的諸多問題。本文介紹FPGA在視頻處理中的應(yīng)用，與A
2010-08-19 11:47:53930 
捅要：為了實(shí)現(xiàn)是彈武器瞄準(zhǔn)自動(dòng)化，本文設(shè)計(jì)了基于DSP和FPGA的高速高精確度雙通道CCD圖像采集系統(tǒng)，采用QUartuBn在AJtera的FPGA器件CYCLONEII上設(shè)計(jì)了CCD驅(qū)動(dòng)時(shí)序電路，采用PsPICE設(shè)計(jì)了可以
2011-02-25 13:48:05190 在以DSP為核心的視頻處理系統(tǒng)中，視頻采集的方法通常可以分為兩大類：自動(dòng)的視頻采集和基于DSP的視頻采集。前者通常采用CPLD/FPGA控制視頻解碼芯片，通過FIFO或者雙口RAM向DSP傳送數(shù)據(jù)
2011-09-14 17:05:312658 
本篇論文就針對(duì)共軛變換圖像處理方法在微光圖像處理領(lǐng)域的應(yīng)用，就如何在FPGA上實(shí)現(xiàn)共軛變換圖像處理方法展開研究。首先在Matlab環(huán)境下，對(duì)常用的圖像增強(qiáng)算法和共軛變換圖像處理
2011-11-24 11:35:5656 針對(duì)圖像處理要求運(yùn)行復(fù)雜靈活的圖像處理算法和大數(shù)據(jù)量的數(shù)據(jù)傳輸處理的要求，提出了一種基于DSP和FPGA架構(gòu)的嵌入式圖像處理系統(tǒng)，簡(jiǎn)要介紹了系統(tǒng)的工作原理，詳細(xì)介紹了系統(tǒng)硬
2011-12-05 14:12:2863 為了提高算法效率，實(shí)時(shí)處理圖像信息，本處理系統(tǒng)是基于DSP+FPGA混用結(jié)構(gòu)設(shè)計(jì)的。業(yè)務(wù)板以FPGA為處理核心，實(shí)現(xiàn)數(shù)字視頻信號(hào)的實(shí)時(shí)圖像處理，DSP實(shí)現(xiàn)了部分的圖像處理算法和FPGA的控
2012-10-16 11:02:474090 
介紹了一種基于PowerPC和FPGA構(gòu)架的設(shè)計(jì)方案，闡述了圖像處理硬件部分的組成的原理和結(jié)構(gòu)，包括視頻解碼輸入部分，后端的編碼輸出部分，以及在FPGA內(nèi)的處理，主要是對(duì)圖像進(jìn)行了隔
2013-09-03 16:37:2251 FPGA實(shí)現(xiàn)的視頻圖像縮放顯示，下來看看。
2016-08-29 15:02:0329 基于FPGA和DSP的圖像多功能卡的設(shè)計(jì)與實(shí)現(xiàn)
2016-09-22 12:32:0829 基于FPGA＋DSP實(shí)時(shí)圖像采集處理系統(tǒng)設(shè)計(jì)
2017-01-03 11:41:359 基于FPGA的視頻圖像處理系統(tǒng)設(shè)計(jì)_李蓮
2017-03-19 11:38:2622 基于雙DSP和雙FPGA的高速圖像處理系統(tǒng)設(shè)計(jì)_吳雷
2017-03-16 09:28:512 基于FPGA和DSP的高速圖像處理系統(tǒng)
2017-10-19 13:43:3120 基于DSP和FPGA的模塊化實(shí)時(shí)圖像處理系統(tǒng)設(shè)計(jì)
2017-10-23 14:09:429 高分辨率圖像實(shí)時(shí)處理在通信、醫(yī)學(xué)、軍事、航天航空、信息安全等領(lǐng)域有著廣泛的應(yīng)用和發(fā)展。在圖像實(shí)時(shí)處理的過程中，下層圖像預(yù)處理的數(shù)據(jù)量大，運(yùn)算簡(jiǎn)單，但是要求運(yùn)算速率高，可以用FPGA硬件來處理，上層
2017-10-26 15:44:563 高分辨率圖像實(shí)時(shí)處理在通信、醫(yī)學(xué)、軍事、航天航空、信息安全等領(lǐng)域有著廣泛的應(yīng)用和發(fā)展。在圖像實(shí)時(shí)處理的過程中，下層圖像預(yù)處理的數(shù)據(jù)量大，運(yùn)算簡(jiǎn)單，但是要求運(yùn)算速率高，可以用FPGA硬件來處理，上層
2017-10-31 17:00:3414 為解決高速數(shù)字圖像處理系統(tǒng)和實(shí)時(shí)性相沖突的要求，設(shè)計(jì)了以多DSP（數(shù)字信號(hào)處理器TMS320C6416）和現(xiàn)場(chǎng)可編程門陣列（FPGA）相結(jié)合的實(shí)時(shí)圖像處理系統(tǒng)。重點(diǎn)介紹了該系統(tǒng)的硬件資源選擇、基本組
2017-11-18 12:34:024703 
通過研究視頻圖像處理和視頻圖像幀格式以及FIF0緩存技術(shù)，提出了基于FPGA的視頻圖像處理系統(tǒng)設(shè)計(jì)。該設(shè)計(jì)運(yùn)用幀間差分法、同步FIF0緩存設(shè)計(jì)，有效避免了圖像處理系統(tǒng)設(shè)計(jì)中亞穩(wěn)態(tài)和異步信號(hào)處理等時(shí)序
2017-11-22 09:13:035331 直方圖均衡作為一種基礎(chǔ)的圖像處理方法在很多領(lǐng)域得到應(yīng)用，但大多是通過DSP或者CPU編程實(shí)現(xiàn)，其優(yōu)點(diǎn)是靈活性比較高，調(diào)試方便，最大的缺點(diǎn)是很難做到實(shí)時(shí)或者準(zhǔn)實(shí)時(shí)處理，這在某些領(lǐng)域是不可接受的。而使
2018-07-20 18:06:003081 
本文主要介紹了一種基于DSP＋FPGA的實(shí)時(shí)圖像去霧增強(qiáng)系統(tǒng)設(shè)計(jì)，FPGA通常作為一種調(diào)度使用，圖像處理算法實(shí)現(xiàn)主要靠高速處理信號(hào)處理芯片DSP完成，在跟蹤等領(lǐng)域圖像數(shù)據(jù)只需單向進(jìn)入DSP，處理后輸出相應(yīng)參數(shù)即可，在實(shí)時(shí)視頻圖像處理中大量圖像數(shù)據(jù)只需通過EMIF輸入，且輸出數(shù)據(jù)量較小可以實(shí)時(shí)完成。
2017-12-25 10:24:214379 
本文主要介紹了一種基于DSP＋FPGA視頻圖像采集處理系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)，DSP-BF561作為主處理器，負(fù)責(zé)整個(gè)算法的調(diào)度和數(shù)據(jù)流的控制，完成圖像數(shù)據(jù)的采集與顯示及核心算法的實(shí)現(xiàn)，FPGA作為DSP的協(xié)處理器，依托其高度的并行處理能力，完成圖像預(yù)處理中大量的累乘加運(yùn)算。實(shí)驗(yàn)證明系統(tǒng)達(dá)到了實(shí)時(shí)性要求。
2017-12-25 10:39:475649 
本文主要介紹了一種基于FPGA+DSP的視頻控制的智能交通燈設(shè)計(jì)。該交通燈由視頻采集、圖像處理和控制模塊組成，使用FPGA核心搭建專用高速視頻采集模塊，使用DSP處理器進(jìn)行實(shí)時(shí)圖像運(yùn)算，通過圖像算法提取車流量信息，最終結(jié)合模糊算法實(shí)現(xiàn)智能控制。
2018-01-09 14:15:412686 
，設(shè)計(jì)中所使用的獨(dú)立的邏輯電路較多，有的甚至使用專用的DSP芯片去處理視頻畫面的分割。雖然可以滿足對(duì)視頻圖像數(shù)據(jù)處理速度的要求，但是還需要外加CPU去協(xié)調(diào)系統(tǒng)工作，使得整個(gè)系統(tǒng)仍顯得體積較大，而且系統(tǒng)
2018-06-15 10:15:004072 
本文設(shè)計(jì)并實(shí)現(xiàn)了一種基于FPGA和DSP的機(jī)載高清視頻圖像系統(tǒng)，包括機(jī)載設(shè)備端和地面站端兩部分，最高支持分辨率為1 280× 720，每秒25幀的MPEG-4實(shí)時(shí)視頻編解碼，碼速率在5 Mbps以下。并可通過上行遙控指令動(dòng)態(tài)切換圖像分辨率和視頻碼率，同時(shí)實(shí)現(xiàn)了視頻數(shù)據(jù)與遙測(cè)數(shù)據(jù)的組幀傳輸。
2019-07-04 08:16:003442 
大，運(yùn)算簡(jiǎn)單，但是要求運(yùn)算速率高，可以用FPGA硬件來處理，上層所處理的數(shù)據(jù)量少，算法結(jié)構(gòu)復(fù)雜，適于運(yùn)算速度快，尋址靈活的DSP數(shù)字信號(hào)處理器進(jìn)行處理。這里提出了一種FPGA+DSP相結(jié)合的實(shí)時(shí)圖像處理系統(tǒng)，并應(yīng)用于傳像光線束傳遞圖像。CMOS實(shí)際采集的是光線束
2018-10-22 22:00:01891 實(shí)時(shí)視頻信號(hào)處理的實(shí)時(shí)性和跟蹤算法的復(fù)雜性是一對(duì)矛盾，為此采用DSP＋FPGA 的架構(gòu)設(shè)計(jì)，同時(shí)滿足實(shí)時(shí)性和復(fù)雜性的要求，提高了系統(tǒng)的整體性能。DSP 作為主處理器，利用其高速的運(yùn)算能力，快速有效地處理
2018-12-18 19:27:4615 關(guān)鍵詞：dsp , 驅(qū)動(dòng) , 視頻采集 視頻終端的核心是圖像的數(shù)字化處理模塊。基于PC機(jī)的數(shù)字視頻處理，給出了算法研究的途徑，而基于高速DSP的應(yīng)用模塊才提供了實(shí)時(shí)嵌入式視頻處理的可能。然而
2019-02-03 00:09:01836 本文檔的主要內(nèi)容詳細(xì)介紹的是FPGA視頻教程之FPGA在視頻圖像處理領(lǐng)域的應(yīng)用視頻資料說明。
2019-04-04 16:40:4635 為有效提高視頻監(jiān)控應(yīng)用領(lǐng)域中多屏幕畫面顯示的清晰度、分辨度等問題，提出了一種基于FPGA的實(shí)時(shí)視頻圖像處理算法。
2019-09-13 14:53:004101 已成為視覺測(cè)量領(lǐng)域的一個(gè)發(fā)展趨勢(shì)。本文主要研究高速實(shí)時(shí)圖像處理系統(tǒng)中的圖像采集、處理技術(shù)，采用FPGA和通用DSP相結(jié)合的方法，充分發(fā)揮FPGA加通用DSP結(jié)構(gòu)的靈活性及實(shí)時(shí)處理能力。
2020-07-28 17:03:041772 
Signal Processor）處理系統(tǒng)和FPGA（Field Program—mable Gate Arrays）邏輯控制系統(tǒng)設(shè)計(jì)中的關(guān)鍵技術(shù)問題，以及JPEG圖像壓縮算法的實(shí)現(xiàn)問題．系統(tǒng)主要由視頻解碼芯片、FPGA以及DSP等組成，具有功能集成、結(jié)構(gòu)簡(jiǎn)單、編程靈活的特點(diǎn)，能夠實(shí)現(xiàn)對(duì)大量細(xì)胞進(jìn)
2021-01-25 16:04:004 為了改善紅外圖像的成像質(zhì)量，根據(jù)紅外圖像的特點(diǎn)，提出了一種改進(jìn)的拉普拉斯銳化算法——受限拉普拉斯銳化算法，并采用DSP+FPGA的架構(gòu)進(jìn)行實(shí)時(shí)處理。對(duì)普通拉氏銳化算法和受限拉氏銳化算法的處理效果進(jìn)行比較。受限拉氏銳化算法有效地控制了圖像的噪聲，使處理后的圖像邊緣更加清晰，又保護(hù)了圖像的細(xì)節(jié)。
2021-01-25 16:04:006 介紹了一種以DSP為核心的圖像系統(tǒng)中，以FPGA為數(shù)據(jù)采集邏輯控制單元，用DSP控制實(shí)現(xiàn)了黑白全電視信號(hào)圖象數(shù)據(jù)采集。在介紹了系統(tǒng)組成原理的基礎(chǔ)上，詳細(xì)討論了采集部分的結(jié)構(gòu)和FPGA的控制邏輯
2021-01-26 15:02:002 ITU-656標(biāo)準(zhǔn)數(shù)字視頻格式，用VHDL硬件描述語(yǔ)言實(shí)現(xiàn)整個(gè)消像旋算法的FPGA設(shè)計(jì)。實(shí)驗(yàn)結(jié)果表明，旋轉(zhuǎn)角度在0°～360°之間，能實(shí)時(shí)消除探測(cè)器轉(zhuǎn)動(dòng)引起的圖像旋轉(zhuǎn)，旋轉(zhuǎn)后圖像清晰穩(wěn)定。因而基于FPGA和DSP實(shí)現(xiàn)實(shí)時(shí)圖像消旋（旋轉(zhuǎn)）的方法具有很大的實(shí)際應(yīng)用
2021-02-04 16:46:0010 ，使用～tera的Quartus II軟件，完成了其中的核心模塊——F盯算法的硬件實(shí)現(xiàn)，提高了處理速度；并運(yùn)用DSP處理器，設(shè)計(jì)了一個(gè)基于FPGA的實(shí)時(shí)數(shù)字圖像處理系統(tǒng)．文中給出了系統(tǒng)的硬件電路和軟件算法模塊．仿真和調(diào)試結(jié)果表明：用FPGA與高速數(shù)字信
2021-02-05 15:54:00142 以FPGA為系統(tǒng)核心，為微光視頻圖像的實(shí)時(shí)增強(qiáng)設(shè)計(jì)了一套可應(yīng)用于空間狹小環(huán)境中的小型化處理系統(tǒng)。利用Ahera公司提供的IP Core，通過12C總線初始化編解碼芯片，簡(jiǎn)化了系統(tǒng)設(shè)計(jì)，使系統(tǒng)運(yùn)行更加可靠。應(yīng)用在微光視頻圖像系統(tǒng)中，使圖像增強(qiáng)效果更加明顯。
2021-03-18 16:39:4914 該文在闡述了灰度圖像順序形態(tài)變換的基礎(chǔ)上，介紹了順序形態(tài)變換硬件實(shí)現(xiàn)的圖像處理系統(tǒng)．該系統(tǒng)采用DSP+FPGA的框架結(jié)構(gòu)，利用FPGA的可重構(gòu)特性將其中一片FPGA作為協(xié)處理器可以實(shí)現(xiàn)不同的圖像處理
2021-04-01 11:21:468 基于FPGA和DSP的圖像采集監(jiān)測(cè)通信平臺(tái)
2021-06-16 09:38:2923 參考。 《岡薩雷斯數(shù)字圖像處理MATLAB版》中文版（第二版） 電子版 薦讀：FPGA設(shè)計(jì)經(jīng)驗(yàn)之圖像處理 基于FPGA的實(shí)時(shí)圖像邊緣檢測(cè)系統(tǒng)設(shè)計(jì)（下） FPGA設(shè)計(jì)中 Verilog HDL實(shí)現(xiàn)基本的圖像濾波處理仿真 導(dǎo)讀 圖像是用各種觀測(cè)系統(tǒng)以不同形式和手段觀測(cè)客
2021-07-13 09:30:013381 圖像處理系統(tǒng)設(shè)計(jì)注意點(diǎn)： 1.將算法開發(fā)和 FPGA 實(shí)現(xiàn)分離 用軟件的圖像處理環(huán)境可以使用大批量的圖像樣本進(jìn)行測(cè)試及調(diào)試算法，再將算法映射到硬件上，這樣大大節(jié)省了硬件調(diào)試周期。 2.算法的精度
2023-02-15 16:35:082004 ?? ?圖像處理系統(tǒng)設(shè)計(jì)注意點(diǎn)：1.將算法開發(fā)和FPGA實(shí)現(xiàn)分離用軟件的圖像處理環(huán)境可以使用大批量的圖像樣本進(jìn)行測(cè)試及調(diào)試算法，再將算法映射到硬件上，這樣大大節(jié)省了硬件調(diào)試周期。 2.算法的精度圖像
2023-03-21 19:40:021195 ，系統(tǒng)實(shí)時(shí)性較差的問題。本文將FPGA的IP核內(nèi)置緩存模塊和乒乓讀寫結(jié)構(gòu)相結(jié)合，實(shí)現(xiàn)了圖像數(shù)據(jù)的緩存與提取，節(jié)省了存儲(chǔ)芯片所占用的片上空間，并且利用圖像預(yù)處理重復(fù)率高，但算法相對(duì)簡(jiǎn)單的特點(diǎn)和FPGA數(shù)據(jù)并行處理，結(jié)合流水線的結(jié)構(gòu)，大大
2023-06-15 15:20:022924 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論