針對(duì)需要切換多個(gè)FPGA配置碼流的場(chǎng)合， Xilinx公司提出了一種名為System ACE的解決方案，它利用CF（Compact Flash）存儲(chǔ)卡來替代配置用PROM，用專門的ACE控制芯片完成CF卡的讀寫，上位機(jī)軟件生成專用的ACE文件并下載到CF存儲(chǔ)卡中，上電后通過ACE控制芯片實(shí)現(xiàn)不同配置碼流間的切換。

System ACE的解決方案需要購買CF存儲(chǔ)卡和專用的ACE控制芯片，增加了系統(tǒng)搭建成本和耗費(fèi)了更多空間，而且該方案只能實(shí)現(xiàn)最多8個(gè)配置文件的切換，在面對(duì)更多個(gè)配置文件時(shí)，這種方案也無能為力。但若要開發(fā)System ACE的替代方案，則需要選擇更合適的可反復(fù)編程存儲(chǔ)器，并且需要選用合適的傳輸協(xié)議接口來下載配置碼流。通過串口或并口來下載配置碼流速度太慢，不能滿足應(yīng)用中快速下載的需要；通過USB接口來下載配置碼流則需要專門的控制芯片，增加了系統(tǒng)設(shè)計(jì)的成本。

本文選用大容量NOR Flash存儲(chǔ)器來存儲(chǔ)配置碼流，并利用JTAG接口完成配置碼流下載的FPGA多配置解決方案。與System ACE方案相比，該方案不僅能快速完成多個(gè)配置碼流的下載，還具有更高的配置速度和更低的實(shí)現(xiàn)成本。

1　JTAG接口模塊的設(shè)計(jì)

為了將配置碼流寫入Flash存儲(chǔ)器，上位機(jī)軟件通過JTAG下載線與JTAG接口模塊連接。JTAG接口模塊接收上位機(jī)軟件發(fā)送的JTAG信號(hào)，從中提取出JTAG指令及對(duì)應(yīng)的數(shù)據(jù)，并產(chǎn)生針對(duì)Flash存儲(chǔ)器的擦除和燒寫信號(hào)。由IEEE 1149.1-2001標(biāo)準(zhǔn)以及NOR Flash存儲(chǔ)器先擦除后寫入的特性，設(shè)計(jì)上位機(jī)軟件的具體執(zhí)行流程如圖1所示。同時(shí)為了完成Flash存儲(chǔ)器的擦除和燒寫，本文在軟件設(shè)計(jì)中規(guī)定了一系列的自定義JTAG指令，如圖1中括號(hào)內(nèi)所示。本文規(guī)定一幀數(shù)據(jù)大小為4096比特。

?

圖1　上位機(jī)軟件燒寫Flash存儲(chǔ)器流程

JTAG接口模塊通過外部引腳接收到JTAG信號(hào)后，為了完成JTAG指令及數(shù)據(jù)的提取，JTAG接口模塊中必需包含一個(gè)TAP（Test Access Port）控制器，TAP控制器是一個(gè)16狀態(tài)的狀態(tài)機(jī)，在TCK的上升沿通過TMS的變化可以控制狀態(tài)的轉(zhuǎn)移。在特定的狀態(tài)即可將JTAG指令及數(shù)據(jù)分別存入指令寄存器（IR Instruction Register）和數(shù)據(jù)寄存器（DR Data Register）中。JTAG接口模塊在接收到上位機(jī)軟件發(fā)送的指令后，相應(yīng)的解釋如表1所列。

表1　JTAG指令解釋

2　Flash控制器和FPGA器件配置模塊設(shè)計(jì)

2.1　Flash控制器設(shè)計(jì)

燒寫Flash存儲(chǔ)器和利用Flash存儲(chǔ)器配置FPGA器件時(shí)，都需要對(duì)Flash存儲(chǔ)器進(jìn)行操作，因此需要設(shè)計(jì)一個(gè)控制器模塊來專門產(chǎn)生Flash存儲(chǔ)器的控制指令。Flash控制器要實(shí)現(xiàn)的功能是：響應(yīng)輸入的擦除、寫、讀命令，并根據(jù)命令產(chǎn)生相應(yīng)的時(shí)序來實(shí)現(xiàn)對(duì)Flash的操作。

為了在一片F(xiàn)lash存儲(chǔ)器中存放多個(gè)配置文件，可以將Flash按照配置文件的大小分為多個(gè)區(qū)間。這樣，對(duì)于一個(gè)具體的配置文件，輸入指令的作用范圍應(yīng)該在配置文件存放的區(qū)間內(nèi)。因此，擦除某個(gè)配置文件時(shí)要選用塊擦除方式，而不是整片擦除方式。

為了及時(shí)的將一幀配置碼流寫入Flash存儲(chǔ)器中，要求Flash存儲(chǔ)器的編程時(shí)間應(yīng)該小于FPGM指令執(zhí)行后的等待時(shí)間。根據(jù)Flash存儲(chǔ)器數(shù)據(jù)手冊(cè)上的參考數(shù)據(jù)計(jì)算后發(fā)現(xiàn)，使用普通的編程方式來燒寫一幀配置碼流時(shí)間大于等待時(shí)間，而使用寫緩沖的編程方式來燒寫一幀配置碼流的時(shí)間要小于等待時(shí)間，因此必須選用寫緩沖的編程方式來燒寫Flash存儲(chǔ)器。

JTAG接口與Flash控制器間的命令和數(shù)據(jù)翻譯由反向兼容JTAG控制器中的燒寫控制模塊完成。它會(huì)接收J(rèn)TAG接口發(fā)送的擦除或?qū)懨?，?jīng)過轉(zhuǎn)化后產(chǎn)生相應(yīng)的Flash控制器必需的命令、地址和數(shù)據(jù)。由于一次寫緩沖編程寫入Flash存儲(chǔ)器的數(shù)據(jù)小于一幀配置碼流的大小，因此接收到寫命令后，燒寫控制模塊會(huì)配合寫命令和對(duì)應(yīng)的操作地址，將緩沖區(qū)中一幀配置碼流分多次送往Flash控制器。

2.2　FPGA器件配置模塊設(shè)計(jì)

Virtex系列FPGA器件的配置模式共有4種：串行主模式、串行從模式、并行從模式和邊界掃描模式，其中主模式使用內(nèi)部振蕩器提供時(shí)鐘，從模式和邊界掃描模式使用器件外部提供的時(shí)鐘。在FPGA器件上電初始化后，配置模塊向FPGA發(fā)送配置碼流和配置時(shí)鐘來配置FPGA器件。因?yàn)榕渲盟俣仍娇霧PGA器件工作前的等待時(shí)間就越短，所以本方案選擇速度最快的并行從模式[6]。圖2是并行從模式的時(shí)序圖，數(shù)據(jù)（DATA[7:0]）必須滿足建立時(shí)間（Tsu）和保持時(shí)間（Th）的約束。FPGA器件配置模塊配置FPGA器件的步驟如下：

1,FPGA器件配置模塊檢測(cè)到INIT引腳信號(hào)變高，說明FPGA器件的上電后自動(dòng)初始化已完成，配置模塊向Flash控制器發(fā)送讀命令；

2,配置模塊收到Flash控制器返回的配置碼流后，在每個(gè)時(shí)鐘上升沿向FPGA器件發(fā)送一個(gè)8位配置碼流；

3,配置模塊檢測(cè)到DONE引腳信號(hào)變高，說明FPGA器件已配置完成，配置過程結(jié)束。

?

圖2　并行從模式時(shí)序圖

4,由于從向Flash控制器發(fā)送讀命令到Flash控制器返回配置碼流的時(shí)間大于一個(gè)周期，且返回?cái)?shù)據(jù)的位寬大于并行從模式的數(shù)據(jù)位寬，因此必須先對(duì)配置碼流進(jìn)行位寬轉(zhuǎn)換。同時(shí)，為了保證CCLK的每個(gè)始終上升沿都有一個(gè)8位配置碼流發(fā)送出去，還必須對(duì)CCLK進(jìn)行合適的分頻。

3　方案的設(shè)計(jì)實(shí)現(xiàn)

本方案的所有控制邏輯設(shè)計(jì)用一片Xilinx Spartan II系列XC2S200型FPGA器件實(shí)現(xiàn)。采用Spansion公司的NOR Flash存儲(chǔ)器來存放配置文件，其型號(hào)為S29GL512N，容量為512 Mb。系統(tǒng)總體框圖如圖3所示。上位機(jī)軟件包括Flash燒寫工具和串口工具。燒寫配置文件時(shí)，F(xiàn)lash燒寫工具通過JTAG下載線向控制FPGA傳輸JTAG指令及配置碼流，同時(shí)串口工具通過串口向控制FPGA發(fā)送配置文件地址，完成配置文件存放區(qū)間的切換；配置FPGA時(shí)，串口工具通過串口向控制FPGA發(fā)送配置文件地址及重配置信號(hào)，完成配置文件的切換。若實(shí)際應(yīng)用中配置文件過多，還可組成Flash存儲(chǔ)器陣列來增加存儲(chǔ)深度。

?

圖3　系統(tǒng)總體框圖

3.1　設(shè)計(jì)的FPGA實(shí)現(xiàn)

控制FPGA實(shí)現(xiàn)的邏輯控制功能包括與上位機(jī)軟件iMPACT和串口工具通信、燒寫Flash以及配置FPGA器件?；谀K化的設(shè)計(jì)思想將具體功能分解成多個(gè)模塊，如圖3所示，數(shù)據(jù)與地址通道上的下標(biāo)為其通道寬度。各模塊作用如下：

1,RS232接口模塊接收來自串口工具的配置文件地址及重配置信號(hào)，配置文件地址譯碼后得到對(duì)Flash存儲(chǔ)器進(jìn)行各種操作時(shí)的起始地址，重配置信號(hào)則用來觸發(fā)FPGA配置文件的切換。

2,JTAG模塊包括JTAG接口模塊、數(shù)據(jù)緩存模塊及燒寫控制模塊。JTAG接口接收J(rèn)TAG下載線上的JTAG指令和數(shù)據(jù)后，若為FERASE或FPGM指令則向燒寫控制模塊發(fā)送擦除或燒寫信號(hào)，若為FDATA0指令則接收TDI上的串行數(shù)據(jù)并存入數(shù)據(jù)緩存模塊中。數(shù)據(jù)緩存模塊利用片內(nèi)BRAM來實(shí)現(xiàn)，可存放一幀配置碼流。燒寫控制模塊接收到擦除信號(hào)后，產(chǎn)生擦除命令和操作地址并發(fā)往狀態(tài)選擇模塊；接收到燒寫信號(hào)后，從數(shù)據(jù)緩存模塊讀取配置碼流，產(chǎn)生的寫命令、操作地址發(fā)往狀態(tài)選擇模塊，操作數(shù)據(jù)則直接發(fā)往Flash控制器。

3,FPGA配置模塊接收到來自RS232接口模塊的起始地址和重配置信號(hào)后，先向待配FPGA器件發(fā)送初始化信號(hào)，等待初始化完成后向狀態(tài)選擇模塊連續(xù)發(fā)送讀命令和操作地址，并利用從Flash控制器返回的配置碼流來配置FPGA器件。

4,狀態(tài)選擇模塊根據(jù)外部的燒寫/配置信號(hào)選擇Flash控制器的輸入，從而決定控制FPGA目前處于燒寫Flash存儲(chǔ)器狀態(tài)還是配置FPGA器件狀態(tài)。若為“0”，則輸入燒寫控制模塊產(chǎn)生的命令和地址，控制FPGA處于燒寫Flash存儲(chǔ)器狀態(tài)；若為“1”，則輸入配置控制模塊產(chǎn)生的命令和地址，控制FPGA處于配置FPGA器件狀態(tài)。

Flash控制器響應(yīng)這些輸入的命令、操作地址和數(shù)據(jù)，產(chǎn)生與命令相對(duì)應(yīng)的Flash存儲(chǔ)器控制時(shí)序，并返回Flash存儲(chǔ)器的數(shù)據(jù)輸出。

3.2　性能實(shí)際測(cè)試

本方案處于編程模式時(shí)，系統(tǒng)能夠通過JTAG接口和串口與上位機(jī)軟件進(jìn)行正常的通信，在加載合適的配置文件后，可以完成Flash存儲(chǔ)器的擦除和燒寫操作，實(shí)測(cè)燒寫速度為160 Kb。需要燒寫多個(gè)配置文件時(shí)，通過串口工具發(fā)送配置文件地址，即可對(duì)不同的Flash空間進(jìn)行操作。

處于配置模式時(shí)，以Virtex系列中XCV1000型FPGA為配置對(duì)象，其配置文件大小約為5.84 Mb，實(shí)測(cè)一次配置時(shí)間為60 ms，計(jì)算得知配置速度約為97 Mb/s，遠(yuǎn)大于System ACE解決方案的30 Mb/s。如需切換不同的配置文件，從串口工具發(fā)送配置文件地址及重配置信號(hào)，即可實(shí)現(xiàn)多個(gè)配置文件的實(shí)時(shí)切換。

結(jié)語

本文分析了各種傳輸協(xié)議接口以及System ACE多配置解決方案的優(yōu)缺點(diǎn)，根據(jù)實(shí)際應(yīng)用需求，提出了一種基于大容量NOR Flash并利用JTAG接口完成配置碼流下載的FPGA多配置系統(tǒng)解決方案。本系統(tǒng)采用Flash存儲(chǔ)器替代配置用PROM或CF卡，節(jié)省了硬件成本和空間，且理論上可以支持不限數(shù)量的配置文件切換，對(duì)FPGA的配置速度也達(dá)到了System ACE方案的3倍以上。