的速度。我們將首先使用C語言進(jìn)行代碼實(shí)現(xiàn)，然后在Vivado HLS中綜合實(shí)現(xiàn)，并最終在FPGA板（pynq-z2）上進(jìn)行硬件實(shí)現(xiàn)，同時(shí)于jupyter notebook中使用python來進(jìn)行功能驗(yàn)證。
2025-07-10 11:09:34
2197 
ARM9核的S3C2410芯片可通過內(nèi)置的LCD控制器來實(shí)現(xiàn)對(duì)LCD顯示的控制。以TFT LCD為例，S3C2410芯片的LCD控制器可以對(duì)TFT LCD提供1位、2位、4位、8位調(diào)色板彩色顯示和16位、24位真彩色顯示，并支持多種不同的屏幕尺寸。
2020-10-04 17:45:003152 
硬件部分以三星公司的ARM9芯片S3C2410和韓國(guó)的專用視頻芯片AT2042為核心。S3C2410主要實(shí)現(xiàn)系統(tǒng)控制功能，例如對(duì)AT2042的配置，接收視頻流數(shù)據(jù)并利用USB存儲(chǔ)設(shè)備進(jìn)行存儲(chǔ)；配置
2020-10-19 10:06:274537 
FPGA EP3C40F484C8的模塊(以下稱:FPGA卡)。DSP卡是以TI的DSP TMS320C6455作為主芯片，可用于高速數(shù)據(jù)、視頻信號(hào)檢測(cè)，分析等應(yīng)用；FPGA卡處理芯片為
2014-06-30 10:34:25
代理EP2S90F1508I4國(guó)宇航芯代理EP2S90F1508C3國(guó)宇航芯代理EP2SGX90EF1152C3國(guó)宇航芯代理EP2SGX90EF1152I4國(guó)宇航芯代理EP2S130F780C5N國(guó)宇航
2019-09-05 11:36:09
IC FPGA 902 I/O 1508FBGA
2023-03-27 10:23:14
對(duì)明文進(jìn)行分組加密變換。SM4加密算法由32次迭代運(yùn)算和一次反序變換R組成。
設(shè)輸入明文為（X0，X 1，X 2，X 3），共128位，設(shè)密文輸出為（Y0，Y 1，Y 2，Y 3），輪密鑰為rki
2025-10-30 08:10:23
本人學(xué)生，在實(shí)驗(yàn)室打算做EMD算法的硬件實(shí)現(xiàn)，看了一些論文，感覺主要是單獨(dú)用FPGA實(shí)現(xiàn)，或者用DSP+FPGA實(shí)現(xiàn)（DSP做EMD算法，FPGA做數(shù)據(jù)流控制），請(qǐng)問大家用哪種架構(gòu)做硬件實(shí)現(xiàn)EMD算法比較好？
2018-04-25 21:04:33
Table，LUT）和基于伽羅瓦域（Galois Field，GF）兩種方式。基于LUT實(shí)現(xiàn)S盒，AES加解密需要2塊LUT，SM4加解密需要1塊LUT，合計(jì)3塊LUT。然而，兩種算法的S盒在GF下具有
2025-10-23 07:26:23
SHA2-512、SHA3、SM3和SM4。
SVE2-AES、SVE2-SHA3和SVE2-SM擴(kuò)展添加了A64指令，以加速SHA3、SM3、SM4和AES加密和解密。
2023-08-17 06:25:22
的要求和FPGA芯片設(shè)計(jì)的靈活性結(jié)合起來,采用Alter公司的CycloneⅡ系列FPGA芯片EP2C35F672C8,用VHDL語言編程,最后分別使用Quartus Ⅱ和Matlab軟件開發(fā)工具驗(yàn)證實(shí)現(xiàn)
2010-05-28 13:38:38
、HR-30TH-2F-Ex、HR-30S-1F-ExHR-30S-2F、HT-100F、HT-100R、HTM-930ST、HM-12SHTM-930HR-30S-3F HLG-100F
2019-04-01 11:54:07
一、國(guó)密芯片RJMU401數(shù)據(jù)加密傳輸、身份認(rèn)證及數(shù)據(jù)完整性保證1、 傳輸信道中的數(shù)據(jù)都采用SM4分組加密算法，保證數(shù)據(jù)傳輸時(shí)數(shù)據(jù)的機(jī)密性；2、 使用散列算法SM3保證數(shù)據(jù)的完整性，以防止數(shù)據(jù)在傳輸
2019-01-02 14:55:24
你好。 bspartan 3a dsp fpga上的哪個(gè)芯片可以讓我實(shí)現(xiàn)i2c？感謝您的幫助。以上來自于谷歌翻譯以下為原文Hi. Which chip on the bspartan 3a dsp
2019-05-24 10:54:12
`采用32位CPU內(nèi)核芯片支持國(guó)際算法DES，AES，SHA，RSA1024/2048等主流算法支持國(guó)密算法SM1，SM2，SM3，SM4，SM7，SSF33算法支持SM2RSA密鑰對(duì)生成支持多級(jí)
2018-07-20 17:03:39
、WDT、TRNG、DES/3DES、AES128/192/256、SM1、SM4、SSF33、RSA、SM2/ECC、SM3/SHA1/256/384/512、CRC16。 可替代英飛凌、NXP的加密芯片。QQ：2770494629
2018-07-05 14:31:23
國(guó)家密碼管理局推出的SM系列密碼算法是為了從根本上擺脫我國(guó)對(duì)國(guó)外密碼技術(shù)的依賴,實(shí)現(xiàn)從密碼算法層面掌控核心的信息安全技術(shù)。隨著國(guó)密算法推廣的延伸，金融領(lǐng)域引入SM2、SM3、SM4等算法逐步替換原有
2021-07-23 08:57:37
所示：
非對(duì)稱加密算法：SM2算法可用于電子認(rèn)證服務(wù)；SM9算法可用于各種互聯(lián)網(wǎng)新興應(yīng)用。
對(duì)稱加密算法：SM1算法未公布，以IP核的形式存在于芯片中，可用于電子政務(wù)、電子商務(wù)及國(guó)民經(jīng)濟(jì)等領(lǐng)域；SM
2025-10-24 08:25:18
本帖最后由 gk320830 于 2015-3-8 21:23 編輯
開始科創(chuàng)，老師給了我們一個(gè)題基于FPGA的FFT算法硬件實(shí)現(xiàn)。但是什么都不會(huì)，想找些論文看看，求相關(guān)的論文
2012-05-24 22:14:40
碼力分享基于FPGA的可變祖沖之（ZUC）算法的設(shè)計(jì)與實(shí)現(xiàn)1：概述基于FPGA的可變祖沖之（ZUC）算法的設(shè)計(jì)與實(shí)現(xiàn)軟件：ISE語言：Verilog HDL,C語言 2：功能通過加入可配置模塊（如S
2015-10-14 21:56:52
VGA顯示屏上，前面我們把硬件平臺(tái)已經(jīng)搭建完成了，后面我們將利用這個(gè)硬件基礎(chǔ)平臺(tái)上來實(shí)現(xiàn)基于FPGA的一系列圖像處理基礎(chǔ)算法。椒鹽噪聲（salt &pepper noise）是數(shù)字圖像的一
2017-08-28 11:34:10
)環(huán)境下進(jìn)行的，編程代碼采用VHDL語言進(jìn)行編寫，硬件芯片平臺(tái)選擇ALTERA公司的Strat ixⅡ系列EP2S90 FPGA芯片。系統(tǒng)設(shè)計(jì)端口定義如下：ad_clk：數(shù)據(jù)AD采樣時(shí)鐘RST：系統(tǒng)復(fù)位
2015-02-05 15:34:43
是處理數(shù)字信號(hào)如圖形、語音及圖像等領(lǐng)域的重要變換工具?？焖俑道锶~變換(FFT)是DFT的快速算法。FFT算法的硬件實(shí)現(xiàn)一般有3種形式：1)使用通用DSP來實(shí)現(xiàn)；2)用專用DSP來實(shí)現(xiàn)；3)通過FPGA來
2009-06-14 00:19:55
最近項(xiàng)目中需要通過C語言實(shí)現(xiàn)SM2、SM4國(guó)密算法，這里我基于GMSSL來進(jìn)行實(shí)現(xiàn)，本人已在這5種環(huán)境下全部實(shí)現(xiàn)，并已使用在生產(chǎn)環(huán)境中。1、GMSSL編譯GMSSL編譯在不同環(huán)境下都不一樣，這里我
2021-07-22 06:28:06
TMS320C6455的模塊(以下稱:DSP卡)和基于Altera FPGA EP3C40F484C8的模塊(以下稱:FPGA卡)。DSP卡是以TI的DSP TMS320C6455作為主芯片，可用于高速數(shù)據(jù)
2012-06-13 11:50:44
ALTERA的高端FPGA芯片Stratix II EP2S系列EP2S60，板卡使用FPGA用于獲取雙通道數(shù)據(jù)采集,實(shí)現(xiàn)1路的Base CameraLink輸入，一路Base CameraLink
2012-06-13 11:39:49
ALTERA的高端FPGA芯片Stratix II EP2S系列EP2S60，板卡使用FPGA用于獲取雙通道數(shù)據(jù)采集,實(shí)現(xiàn)1路的Base CameraLink輸入，一路Base CameraLink
2012-06-13 12:01:23
EP3C40F484C8的模塊(以下稱:FPGA卡)。DSP卡是以TI的DSP TMS320C6455作為主芯片，可用于高速數(shù)據(jù)、視頻信號(hào)檢測(cè)，分析等應(yīng)用；FPGA卡處理芯片為EP3C40F484C
2012-06-13 11:52:30
CycloneⅡ EP2C35F672C6芯片上進(jìn)行驗(yàn)證。圖3為改進(jìn)的16級(jí)流水線結(jié)構(gòu)的CORDIC算法實(shí)現(xiàn)復(fù)乘模塊的頂層結(jié)構(gòu)圖，address為ROM的地址，Xi_re、Xi_im為輸入序列的實(shí)部和虛
2011-07-11 21:32:29
Compiler）將算法編譯轉(zhuǎn)化為可綜合的 Verilog 文本，進(jìn)而通過 FPGA 在硬件上實(shí)現(xiàn)算法。
1.C to Hardware 技術(shù)簡(jiǎn)介
AltiumDesigner
2025-10-30 07:02:09
=64 點(diǎn)的基-4DIT信號(hào)流其輸入數(shù)據(jù)序列是按自然順序排列的，輸出結(jié)果需經(jīng)過整序。64點(diǎn)數(shù)據(jù)只需進(jìn)行3次迭代運(yùn)算，每次迭代運(yùn)算含有N／4=16個(gè)蝶形單元。2 FFT算法的硬件實(shí)現(xiàn)2．1 流水線方式
2019-06-17 09:01:35
主要內(nèi)容包括：1. 為什么很多人覺得學(xué)習(xí)FPGA很困難，以及HDL學(xué)習(xí)的一些誤區(qū)；2. 軟件和硬件在算法實(shí)現(xiàn)上的區(qū)別；3. 通過具體例子詳細(xì)講解了從算法的行為級(jí)建模向RTL級(jí)建模的轉(zhuǎn)換思想和底層電路
2015-09-18 15:44:39
本設(shè)計(jì)中采用了ALTERA公司的 EP1C3T144芯片進(jìn)行設(shè)計(jì)，實(shí)際測(cè)試表明系統(tǒng)的各項(xiàng)設(shè)計(jì)要求均得到滿足并且系統(tǒng)工作良好，該設(shè)計(jì)采用了SOPC技術(shù)和FPGA，幾乎將整個(gè)系統(tǒng)下載于同一芯片中，實(shí)現(xiàn)了
2021-04-30 06:56:14
我正在做我的遺傳算法項(xiàng)目，有沒有辦法在斯巴達(dá)3AN fpga中實(shí)現(xiàn)遺傳算法，如果沒有建議我一些方法來克服這種沖突。謝謝以上來自于谷歌翻譯以下為原文I am doing my project
2019-04-03 13:16:55
本帖最后由 eehome 于 2013-1-5 10:04 編輯
指紋識(shí)別算法的研究及基于FPGA的硬件實(shí)現(xiàn)
2012-05-23 20:14:46
，可設(shè)置成多重復(fù)合設(shè)備，最大限度地滿足用戶的設(shè)計(jì)需求。2? 算法全面：集成多種通信接口和多種信息安全算法（SM1、SM2、SM3、SM4、3DES、RSA 等），可實(shí)現(xiàn)高度整合的單芯片解決方案。? 支持
2013-04-27 17:17:45
用FPGA硬件實(shí)現(xiàn)。 現(xiàn)在我沒有FPGA硬件實(shí)現(xiàn)的經(jīng)驗(yàn)，不知道如何用FPGA硬件實(shí)現(xiàn)小波算法。 懇請(qǐng)賜教！謝謝！
2012-11-20 21:35:16
就已經(jīng)出現(xiàn)，隨著FPGA芯片價(jià)格的不斷降低，其在工業(yè)領(lǐng)域的應(yīng)用正在飛速發(fā)展，采用FPGA來實(shí)現(xiàn)SVPWM調(diào)制算法也將層出不窮2. 系統(tǒng)任務(wù)分析及實(shí)現(xiàn)SVPWM調(diào)制算法相對(duì)比較復(fù)雜，在完成系統(tǒng)控制任務(wù)
2022-01-20 09:34:26
）--->EP3C5F256AG6KF256（AG10KF256）--->EP4CE6F17AG10KF256--->EP3C10F256AG10KF256--->EP4CE10F17&nb
2021-11-23 13:38:18
我們是AGM的長(zhǎng)期授權(quán)代理商，可以為用戶提供最具競(jìng)爭(zhēng)力的價(jià)格與技術(shù)支持服務(wù)。PIN to PIN Altera-FPGA：AG16KF256--->EP3C16F256
2021-11-23 14:05:50
基FPGA Cyclone II_EP2C5 EP2C8的頻率計(jì)
基FPGA_Cyclone_II_EP2C5/EP2C8的頻率計(jì)
功能描述：按４＊４鍵盤上的１，２，３．．．號(hào)按鍵可依次測(cè)出 25000000Hz ，12500000Hz ....的分
2008-11-30 12:17:01
87 基于S3C44B0X微處理器的JFFS2件系統(tǒng)的實(shí)現(xiàn)
2009-03-28 09:50:2116 摘要:本文研究了S A R雷達(dá)原始數(shù)據(jù)B A V Q壓縮算法的硬件實(shí)現(xiàn)。采用 A D S P 2 1 0 6 0 ( S H A R C ) 芯片結(jié)合 A l t e r a公司的F L E X l O K l 0 L C 8 4 - 3芯片組成最簡(jiǎn)的系統(tǒng)，采用
2009-05-07 10:41:4714 Audio Compression-3(A C-3)算法廣泛應(yīng)用于電影、DVD.DTV等消費(fèi)電子領(lǐng)域。本文設(shè)計(jì)并實(shí)現(xiàn)了一種AC-3軟件解碼器，并成功地在通用DSP (TMS320C6701)上優(yōu)化實(shí)現(xiàn)T AC-3實(shí)時(shí)解碼算法。
2009-05-08 16:46:0320 本文基于Altera的FPGA（StatixⅡ-EP2S30F484C3）架構(gòu)，實(shí)現(xiàn)了碼率為1/2，幀長(zhǎng)為1008bits的規(guī)則（3,6）LDPC碼譯碼器。所采用的最小-和算法相對(duì)于傳統(tǒng)的和-積算法在不損失譯碼性能的前提下，
2009-06-06 14:12:2031 提出用FPGA 來實(shí)現(xiàn)指紋識(shí)別算法, 代替了PC 機(jī)、通用MCU 或者DSP。算法由硬件來實(shí)現(xiàn), 提高了運(yùn)算速度。同時(shí)具體說明了指紋識(shí)別系統(tǒng)的基本原理、系統(tǒng)總體結(jié)構(gòu)、FPGA 模塊劃分, 以及指
2009-07-22 15:17:270 EP4CE10F17C8N,Cyclone IV FPGA設(shè)備,INTEL/ALTERAEP4CE10F17C8N,Cyclone IV FPGA設(shè)備,INTEL
2023-02-20 17:00:57
EP4CE6F17C8N ,Cyclone IV FPGA設(shè)備,INTEL/ALTERAEP4CE6F17C8N ,Cyclone IV FPGA設(shè)備,INTEL
2023-02-20 17:05:47
介紹了AES中,SubBytes算法在FPGA的具體實(shí)現(xiàn).構(gòu)造SubBytes的S-Box轉(zhuǎn)換表可以直接查找ROM表來實(shí)現(xiàn).通過分析SubBytes算法得到一種可行性硬件邏輯電路,從而實(shí)現(xiàn)SubBytes變換的功能.
2010-11-09 16:42:4825 提出一種基于DCT域的數(shù)字水印算法，并用FPGA硬件實(shí)現(xiàn)其中關(guān)鍵部分DCT變換。采用VHDL語言有效設(shè)計(jì)和實(shí)現(xiàn)DCT變換，分析與仿真結(jié)果表明：與軟件實(shí)現(xiàn)相比，用FPGA實(shí)現(xiàn)水印算法具有高
2010-12-28 10:22:1420 摘要：介紹3-DES算法的概要；以Xilinx公司SPARTANII結(jié)構(gòu)的XC2S100為例，闡述用FPGA高速實(shí)現(xiàn)3-DES算法的設(shè)計(jì)要點(diǎn)及關(guān)鍵部分的設(shè)計(jì)。引 言
2006-03-13 19:36:421016 
摘要：給出S3C2410上觸摸屏的實(shí)現(xiàn)原理、硬件結(jié)構(gòu)和軟件程序；對(duì)軟件進(jìn)行優(yōu)化，改進(jìn)軟件濾波的實(shí)現(xiàn)方法。其算法使用C語言實(shí)現(xiàn)，可移植到任何操作系統(tǒng)的觸摸屏
2006-04-07 00:32:371689 
摘要：介紹3-DES算法的概要；以Xilinx公司SPARTANII結(jié)構(gòu)的XC2S100為例，闡述用FPGA高速實(shí)現(xiàn)3-DES算法的設(shè)計(jì)要點(diǎn)及關(guān)鍵部分的設(shè)計(jì)。
關(guān)鍵詞：3-DES
2009-06-20 14:22:001600 
AES算法中S-box和列混合單元的優(yōu)化及FPGA技術(shù)實(shí)現(xiàn)
由于其較高的保密級(jí)別，AES算法被用來替代DES和3-DES，以適應(yīng)更為嚴(yán)苛的數(shù)
2010-04-23 09:34:223473 
提出了二維模糊CMAC網(wǎng)絡(luò)的一種基于FPGA的硬件實(shí)現(xiàn)方法。首先，分析了模糊CMAC網(wǎng)絡(luò)的結(jié)構(gòu)與算法，并以Matlab仿真為依據(jù)，得到模糊CMAC網(wǎng)絡(luò)的FPGA實(shí)現(xiàn)所需的參數(shù)；在此基礎(chǔ)上，對(duì)模糊CMAC網(wǎng)絡(luò)進(jìn)行硬件模塊劃分，基于VHDL實(shí)現(xiàn)了各硬件模塊的功能描述，并對(duì)模塊
2011-03-15 17:19:5629 基于S3C2440的Ethercat實(shí)現(xiàn)，EtherCAT 是開放的實(shí)時(shí)以太網(wǎng)絡(luò)通訊協(xié)議，EtherCAT為系統(tǒng)的實(shí)時(shí)性能和拓?fù)涞撵`活性樹立了新的標(biāo)準(zhǔn)，同時(shí)，它還符合甚至降低了現(xiàn)場(chǎng)總線的使用成本。
2011-12-15 09:59:335304 
基于FPGA的SM3算法優(yōu)化設(shè)計(jì)與實(shí)現(xiàn)的論文
2015-10-29 17:16:515 基于S3C2440和μC%2fOS的FAT文件系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)
2016-01-04 17:03:555 基于EP1C3的FPGA程序ledverilog，好東西，喜歡的朋友可以下載來學(xué)習(xí)。
2016-01-20 15:22:365 基于EP1C3的FPGA程序之seg7_verilog
2016-01-20 15:22:5011 基于EP1C3的FPGA程序ledverilog
2016-11-18 16:05:021 基于EP1C3的FPGA程序之seg7_verilog
2016-11-18 16:05:020 ep3c資料
2016-12-20 22:24:196 利用FPGA實(shí)現(xiàn)信號(hào)處理算法是一個(gè)難度頗高的應(yīng)用，不僅涉及到對(duì)信號(hào)處理算法、FPGA芯片和開發(fā)工具的學(xué)習(xí)，還意味著要改變傳統(tǒng)利用軟件在DSP上實(shí)現(xiàn)算法的習(xí)慣，從面向硬件實(shí)現(xiàn)的算法設(shè)計(jì)、硬件實(shí)現(xiàn)、結(jié)構(gòu)優(yōu)化和算法驗(yàn)證等多個(gè)方面進(jìn)行深入學(xué)習(xí)。
2016-12-26 17:26:4112 開發(fā)板EP1C3T144_FPGA_develop_board_manual
2017-03-20 11:38:0032 算法進(jìn)行深入研究，面向Xilinx K7 410T FPGA 芯片設(shè)計(jì)SHA-1算法實(shí)現(xiàn)結(jié)構(gòu)，完成SHA-1算法編程，進(jìn)行測(cè)試和后續(xù)應(yīng)用。該算法在FPGA 上實(shí)現(xiàn)，可以實(shí)現(xiàn)3.2G bit/s的吞吐率
2017-10-30 16:25:544 描述語言實(shí)現(xiàn)，最終下載到FPGA芯片Stratix EP1S25F780C5中。 關(guān)鍵詞： 狀態(tài)機(jī) 流水線 3DFS FPGA 隨著網(wǎng)絡(luò)的快速發(fā)展，信息安全越來越引起人們的關(guān)注。加密技術(shù)作為信息安全的利器，正發(fā)揮著重大的作用。通過在硬件設(shè)備（如由器、交換機(jī)等）中添加解
2017-11-06 11:10:097 的能量分析新型攻擊方法，該新型攻擊方法每次攻擊時(shí)選擇不同的攻擊目標(biāo)和其相關(guān)的中間變量，根據(jù)該中間變量的漢明距離模型或者漢明重量模型實(shí)施能量分析攻擊，經(jīng)過對(duì)SM3密碼算法的前4輪多次實(shí)施能量分析攻擊，將攻擊出的所有結(jié)果聯(lián)立方程組，對(duì)
2018-02-11 09:57:531 它還具有設(shè)計(jì)開發(fā)周期短、設(shè)計(jì)制造成本低、可實(shí)時(shí)在線檢驗(yàn)等優(yōu)點(diǎn)，因此被廣泛用于特殊芯片設(shè)計(jì)中。本設(shè)計(jì)中采用Altera公司的EP2C70F672C8芯片來實(shí)現(xiàn)HDLC協(xié)議控制器。
2018-12-30 11:00:004456 
本文檔的主要內(nèi)容詳細(xì)介紹的是FPGA EP1C3開發(fā)板原理圖的詳細(xì)資料免費(fèi)下載。
2018-09-26 16:35:0063 本文提出了一種實(shí)現(xiàn)信號(hào)采集方案，介紹了由ARM 處理器S3C2410 和EP2C8 FPGA 組成的高速信號(hào)采集系統(tǒng)的系統(tǒng)設(shè)計(jì)，并著重介紹前端硬件的設(shè)計(jì)，并就ARM 處理器和FPGA 的互聯(lián)設(shè)計(jì)進(jìn)行探討。利用FPGA 硬件控制A/D 轉(zhuǎn)換，達(dá)到了較好的效果，實(shí)現(xiàn)了信號(hào)的采集與存儲(chǔ)。
2018-11-02 15:46:0112 基于FPGA芯片Stratix II EP2S60F672C4設(shè)計(jì)實(shí)現(xiàn)了數(shù)字基帶預(yù)失真系統(tǒng)中的環(huán)路延遲估計(jì)模塊。該模塊運(yùn)用了一種環(huán)路延遲估計(jì)新方法，易于FPGA實(shí)現(xiàn)。同時(shí)，在信號(hào)失真的情況下也能給
2018-12-19 11:04:262192 
1、FPGA使用EP1C3T144C8，硬件電路充分考慮了可升級(jí)性，該板子同樣適用于EP1C6T144
2019-12-12 07:10:003502 
，包括實(shí)用新型專利及外觀專利，仿造必追究其法律責(zé)任！ FPGA開發(fā)板OpenEP3C5-C是一塊以Cyclone III EP3C5為主控芯片的開發(fā)板，它帶有豐富的擴(kuò)展接口，支持各類外圍模塊的接入
2019-12-23 11:23:082483 
FPGA開發(fā)板OpenEP3C5-C是一塊以Cyclone III EP3C5為主控芯片的開發(fā)板，它帶有豐富的擴(kuò)展接口，支持各類外圍模塊的接入。
2019-12-23 11:30:131776 
的軟件部署方法（2）針對(duì)MPSOC FPGA平臺(tái)的YOLOV-V3算法和相關(guān)接口的硬件實(shí)現(xiàn)和部署流程。 主要指標(biāo) （1）FPGA硬件計(jì)算平臺(tái)為 RJIBI FACE系列板卡套件 （2）深度學(xué)習(xí)訓(xùn)練框架
2020-05-19 10:22:5815991 高、資源敏感而計(jì)算時(shí)延要求并不高，這時(shí)我們需要一種保證計(jì)算正確且資源開銷最低的FPGA實(shí)現(xiàn)方法，本文給出了實(shí)現(xiàn)乘除法、開方運(yùn)算的FPGA串行實(shí)現(xiàn)算法，并與LPM宏函數(shù)進(jìn)行了性價(jià)比比較。結(jié)果表明，本文給出的各算法計(jì)算準(zhǔn)確，資源量遠(yuǎn)小于調(diào)用LPM宏函數(shù)。
2020-07-29 17:48:571835 
硬件部分以三星公司的ARM9芯片S3C2410和韓國(guó)的專用視頻芯片AT2042為核心。S3C2410主要實(shí)現(xiàn)系統(tǒng)控制功能，例如對(duì)AT2042的配置，接收視頻流數(shù)據(jù)并利用USB存儲(chǔ)設(shè)備進(jìn)行存儲(chǔ)；配置
2020-08-12 09:39:213297 
系統(tǒng)框圖如圖1所示。FPGA控制單元采用 A1tera公司Cyclone II系列的EP2C5F256C6，主要由4個(gè)部分組成——主控模塊、CMOS傳感器接口、RAM控制器以及EZ—USB接口控制器
2020-08-24 16:53:281793 
由于AES算法的硬件實(shí)現(xiàn)較為復(fù)雜，在此提出一種優(yōu)化算法中S—box和列混合單元的方法。其中S—box通過組合和有限域映射的方法進(jìn)行優(yōu)化，列混合單元使用算式重組的方法進(jìn)行優(yōu)化。這些優(yōu)化設(shè)計(jì)通過組合邏輯
2021-01-25 14:27:1420 ，通過Quartus II 7．1的綜合與仿真，以及在EP2S60F1020C4 FPGA目標(biāo)器件上的實(shí)現(xiàn)結(jié)果表明，該方法能夠有效地減少硬件資源的使用且滿足高速實(shí)時(shí)性的要求。
2021-03-23 15:44:5431 本文是本系列第五篇，本文書接上文，來討論如何具體地針對(duì) SM3 算法的特點(diǎn)，優(yōu)化計(jì)算架構(gòu)，如通過 CSA 加法器來優(yōu)化加法關(guān)鍵路徑等方法...
2022-02-07 11:40:040 本文是本系列第三篇，我們將通過分析一個(gè) SM3 的開源硬件實(shí)現(xiàn)，來進(jìn)一步了解算法的實(shí)現(xiàn)流程和硬件實(shí)現(xiàn)思路首發(fā)知乎作者：李凡
2022-02-07 11:40:341 本文是本系列第二篇，我們將通過分析一個(gè) SM3 的開源軟件實(shí)現(xiàn)，來進(jìn)一步了解算法的實(shí)現(xiàn)流程和軟件實(shí)現(xiàn)思路首發(fā)知乎：[鏈接]
2022-02-07 11:43:052 本文是本系列第一篇，筆者最近在研究基于FPGA的算法加速，本系列將以 PPT 結(jié)合文字的方式，以實(shí)現(xiàn)相對(duì)簡(jiǎn)單的 SM3 雜湊算法為例，介紹一...
2022-02-07 11:43:351 極海APM32F407系列MCU，結(jié)合當(dāng)前環(huán)境要求，設(shè)計(jì)出了支持國(guó)密算法（SM2,SM3,SM4）的IP， 符合國(guó)家密碼管理局認(rèn)定和公布的密碼算法標(biāo)準(zhǔn)及其應(yīng)用規(guī)范，并憑借顯著的性能優(yōu)勢(shì)，已應(yīng)用至新能源、工業(yè)控制、醫(yī)療設(shè)備等眾多領(lǐng)域。
2022-03-25 11:25:383653 gitee-SM3-PHP.zip
2022-05-07 10:57:361 目的：實(shí)現(xiàn)上位機(jī)與FPGAuart交互
開發(fā)環(huán)境：quatus prime 18.1，芯片 altera ：EP4CE15F23C8。
實(shí)驗(yàn)現(xiàn)象： 1.使用uart：bps=9600（參數(shù)可調(diào)整
2023-05-08 10:28:332 數(shù)據(jù)填充：SM3算法要求將輸入數(shù)據(jù)填充為512比特的整數(shù)倍。填充方法是在數(shù)據(jù)末尾添加一個(gè)1和一些0，使得填充后的長(zhǎng)度為512比特的整數(shù)倍。
2023-05-22 14:49:055437 FPGA算法是指在FPGA（現(xiàn)場(chǎng)可編程門陣列）上實(shí)現(xiàn)的算法。FPGA是一種可重構(gòu)的硬件設(shè)備，可以通過配置和編程實(shí)現(xiàn)各種不同的功能和算法，而不需要進(jìn)行硬件電路的修改。
FPGA算法可以包括
2023-08-16 14:31:233882 
電子發(fā)燒友網(wǎng)站提供《SM320C6414-EP/SM320C6415-EP/SM320C6416-EP定點(diǎn)數(shù)字信號(hào)處理器數(shù)據(jù)表.pdf》資料免費(fèi)下載
2024-08-02 13:10:340 電子發(fā)燒友網(wǎng)站提供《SM320C6711-EP,SM320C6711B-EP,SM320C6711C-EP,SM320C6711D-EP浮點(diǎn)數(shù)字信號(hào)處理器數(shù)據(jù).pdf》資料免費(fèi)下載
2024-08-03 10:07:120 電子發(fā)燒友網(wǎng)站提供《SM320F2808-EP,SM320F2806-EP,SM320F2801-EP數(shù)字信號(hào)處理器數(shù)據(jù)表.pdf》資料免費(fèi)下載
2024-08-08 11:40:400 ：?FPGA芯片采用了altera的Cyclon IV E系列的“EP4CE10F17C8”，軟件環(huán)境-Quartus-Ⅱ，采用的AD芯片為—AD-TLC549。 通過FPGA實(shí)現(xiàn)以下時(shí)序
2024-12-17 15:27:001613 
電子發(fā)燒友網(wǎng)為你提供AIPULNION(AIPULNION)FW2-24S15C3相關(guān)產(chǎn)品參數(shù)、數(shù)據(jù)手冊(cè)，更有FW2-24S15C3的引腳圖、接線圖、封裝手冊(cè)、中文資料、英文資料，F(xiàn)W2-24S15C3真值表，F(xiàn)W2-24S15C3管腳等資料，希望可以幫助到廣大的電子工程師們。
2025-03-20 18:30:00
harmony-utils之SM3，SM3工具類 harmony-utils 簡(jiǎn)介與說明 harmony-utils 一款功能豐富且極易上手的HarmonyOS工具庫，借助眾多實(shí)用工具類，致力于助力
2025-06-28 18:37:25783 隨著國(guó)家信息安全戰(zhàn)略的推進(jìn)，國(guó)密算法在各類安全系統(tǒng)中的應(yīng)用日益廣泛。GMSSL作為支持國(guó)密標(biāo)準(zhǔn)的重要工具庫，為開發(fā)者提供了SM2（非對(duì)稱加密）、SM3（哈希算法）和SM4（對(duì)稱加密）的完整實(shí)現(xiàn)。本文
2025-12-12 18:20:30271 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論