2015 年初開始接觸xilinx zynq 平臺(tái)的項(xiàng)目開發(fā)，zynq 對(duì)我來說是一個(gè)新的平臺(tái)，新的平臺(tái)總是會(huì)勾起我的好奇心，zynq也不例外，集成雙核arm A9加一塊高性能FPGA，確實(shí)調(diào)人胃口。從新手的角度，我想談一下自己的一些感受：

網(wǎng)絡(luò)資源：
xilinx主要是做FPGA的，以前沒有接觸過，zynq是接觸的第一個(gè)xilinx的產(chǎn)品，總體上感覺資源比較豐富，論壇，文檔資料都能輕易獲取，就是對(duì)英文水平有較高要求，官網(wǎng)上的資源，文檔基本都是英文的，所以英文必須得過關(guān)。

開發(fā)環(huán)境：
Zynq是一個(gè)很強(qiáng)勁的平臺(tái)，xilinx公司推出的vivado+SDK開發(fā)環(huán)境集成度很高，前者提供了視圖模式，可以讓一個(gè)嵌入式軟件工程師根據(jù)庫里面的IP 搭建屬于自己的硬件平臺(tái)，而后者是基于eclips 框架的軟件，提供諸如函數(shù)運(yùn)行時(shí)間profiling， SOC 系統(tǒng)性能實(shí)時(shí)監(jiān)控等高級(jí)功能，是同樣基于eclips框架的CCS，IAR等編譯器遠(yuǎn)不能及的，它可以根據(jù)硬件平臺(tái)自動(dòng)生成BSP（board support package），同時(shí)相應(yīng)的軟件平臺(tái)可隨意調(diào)用BSP提供的API來控制硬件平臺(tái)。在vivado+SDK 推出的同時(shí)，xilinx新一代的集成開發(fā)環(huán)境SDSOC 也開始推廣，目前只是見過Avnet 的feild engineer 做過的demo，軟件上跑的程序，如FFT可通過設(shè)置直接推到硬件上轉(zhuǎn)為verilog代碼綜合，這樣可以極大的優(yōu)化片上系統(tǒng)SOC的性能，同時(shí)可以幫助嵌入式軟件工程師克服硬件知識(shí)的短處，做算法或者技術(shù)的驗(yàn)證，節(jié)省開發(fā)時(shí)間。

第一個(gè)小實(shí)驗(yàn)：
做嵌入式軟件開發(fā)工作的程序員，流水燈實(shí)驗(yàn)是必不可少的，也是大部分評(píng)估板都具有的功能，把第一次在zedboard上做流水燈實(shí)驗(yàn)的體會(huì)小結(jié)一下，可分為下面幾點(diǎn)：
1. 在zedboard板子上可以只用FPGA部分寫流水燈的程序，體驗(yàn)了一下硬件描述語言與基于CPU解析的語言的差異，收益不少。
2. 用vivado庫里面提供的IP進(jìn)行可視化操作，構(gòu)造硬件電路，基于硬件電路生成BSP，基于BSP提供給軟件API很方便的控制外設(shè)IO，這樣省去了硬件寄存器的直接操作，十分方便。
3. 第一次體會(huì)到軟硬件協(xié)同工作，從某種角度讓我從更深層次理解了ARM平臺(tái)寄存器的概念，其實(shí)就相當(dāng)于一個(gè)專用集成電路---ASIC。
4. 對(duì)AXI總線的學(xué)習(xí)在同一架構(gòu)下各個(gè)模塊之間是怎樣打交道的，逐步為我揭開MCU神秘的面紗，老話說的好，技術(shù)像一面窗戶紙，戳破后就沒那么神秘了。

系統(tǒng)分工：
ARM部分有CPU，適合邏輯處理，但是處理速度相對(duì)FPGA慢，F(xiàn)PGA是硬件，可以并行工作，所以處理速度較快，但是邏輯算法部分相對(duì)不好實(shí)現(xiàn)，所以在系統(tǒng)方案制定的時(shí)候應(yīng)充分結(jié)合各自的優(yōu)點(diǎn)，ARM負(fù)責(zé)邏輯處理，F(xiàn)PGA負(fù)責(zé)硬件處理，通過AXI操作映射地址通信，才能發(fā)揮zynq的強(qiáng)大性能，另外，AXI操作的靈活性也是zynq的一個(gè)很大的特點(diǎn)。