MRAM技術(shù)使用磁態(tài)進(jìn)行數(shù)據(jù)存儲(chǔ)。在兩種狀態(tài)之間切換磁極化不需要原子的運(yùn)動(dòng)，因此MRAM器件沒有磨損機(jī)制。FRAM中的位存儲(chǔ)需要響應(yīng)電場(chǎng)，使其固有的電偶極子（在Pb（Zr，Ti）O3的情況下，氧八面體中的Ti4+離子）移動(dòng)。隨著時(shí)間的流逝，電容器中自由電荷的積累和其他離子缺陷將越來越阻礙偶極子的移動(dòng)，此外與鐵電偶極子的氫鍵鍵合是一種已知的磨損機(jī)制，這就是為什么CMOS中需要關(guān)注H2污染的原因BEOL制造FRAM。

FRAM技術(shù)在存儲(chǔ)元件的磁滯行為中具有固有的不對(duì)稱性。與頂部電極相比，底部電極具有更高的熱收支，導(dǎo)致鐵電元件的優(yōu)選偶極子定向。隨著時(shí)間的流逝，該優(yōu)選取向最終將變得如此占主導(dǎo)地位，以至于外部編程電壓將不再能夠?qū)⑴紭O子重新取向出優(yōu)選取向。存儲(chǔ)單元被鎖定為首選方向，從而導(dǎo)致存儲(chǔ)位故障。

FRAM技術(shù)的另一個(gè)問題是響應(yīng)較低的讀取電壓會(huì)降低極化（信號(hào)）。在寫入操作期間將完整的電源電壓施加到電容器，但是在讀取操作期間，只有一部分電壓會(huì)施加到鐵電元件，因?yàn)樽x取電壓在寄生電容和鐵電電容之間分配。結(jié)果，在隨后的讀取中，狀態(tài)之間的電壓裕度減小，并最終導(dǎo)致無法區(qū)分狀態(tài)。

超過85°C的環(huán)境工作溫度會(huì)加速FRAM的磨損，因?yàn)闀?huì)積聚自由電荷，從而導(dǎo)致烙印。Everspin MRAM在精心設(shè)計(jì)的實(shí)驗(yàn)中得到了證明，可以在125°C的溫度下將數(shù)據(jù)保留長(zhǎng)達(dá)20年。

擴(kuò)展溫度的FRAM（工業(yè)和汽車（AEC-Q1001級(jí)））通常需要使用2T-2FC體系結(jié)構(gòu)。這種架構(gòu)允許自參考讀取，以補(bǔ)償較高工作溫度下的弱化極化（信號(hào)余量）。Everspin MRAM不需要更改其他架構(gòu)即可滿足工業(yè)和汽車溫度要求。

Everspin MRAM產(chǎn)品使用標(biāo)準(zhǔn)的商用CMOS制造技術(shù)制造。磁性元件建立在兩個(gè)Cu金屬層之間，通常是最后一個(gè)和倒數(shù)第二個(gè)金屬層。除了在金屬溝槽中添加磁性覆蓋層之外，與標(biāo)準(zhǔn)BEOLCMOS工藝沒有任何偏差。FRAM產(chǎn)品集成在第一個(gè)BEOL金屬層之前的W插頭上。在FRAM工藝的高溫下（沉積PZT膜需要650℃），W形插頭容易氧化，因此缺陷控制成為一個(gè)挑戰(zhàn)。

在返回標(biāo)準(zhǔn)BEOLCMOS處理之前，必須將鐵電電容器封裝在AlOx中，以防止H2擴(kuò)散到其他鐵電元件中。在65納米或更小的制造節(jié)點(diǎn)上，將需要3D架構(gòu)來構(gòu)建鐵電（FRAM）元件。隨著特征尺寸的減小，烙印或鐵電偶極子的非優(yōu)選取向的風(fēng)險(xiǎn)會(huì)增加。Everspin MRAM使用標(biāo)準(zhǔn)的CMOS技術(shù)，具有更大的可擴(kuò)展性，同時(shí)功能尺寸減小，而成本卻不高。

比較FRAM和MRAM（MR0A08A與FM28V100，2.7V至3.6V）

MRAM好處

源自浮柵技術(shù)的傳統(tǒng)可寫非易失性存儲(chǔ)器使用電荷泵在芯片上產(chǎn)生高電壓（10V或更高），以迫使載流子通過柵極氧化物。因此，存在長(zhǎng)的寫入延遲，高的寫入功率，并且寫入操作實(shí)際上對(duì)存儲(chǔ)單元具有破壞性。浮動(dòng)門設(shè)備無法支持超過10e6次訪問的寫操作。從一個(gè)角度來看，使用EEPROM以1個(gè)樣本/秒的速度記錄數(shù)據(jù)的數(shù)據(jù)記錄器將在不到12天的時(shí)間內(nèi)磨損。相比之下，Everspin MRAM產(chǎn)品幾乎提供無限的耐用性（10e16次訪問）。

fqj