四大類人工智能芯片(GPU、ASIC、FGPA、類腦芯片)及系統(tǒng)級智能芯片在國內(nèi)的發(fā)展進(jìn)度參差不齊。用于云端的訓(xùn)練、推斷等大算力通用 芯片發(fā)展較為落后;適用于更多垂直行業(yè)的終端應(yīng)用芯片如自動駕駛、智能安防、機(jī)器人等專用芯片發(fā)展較快。超過80%中國人工智能產(chǎn)業(yè)鏈企 業(yè)也集中在應(yīng)用層?？傮w來看，人工智能芯片的發(fā)展仍需基礎(chǔ)科學(xué)積累和沉淀，因此，產(chǎn)學(xué)研融合不失為一種有效的途徑。研究主體界定：面向人工智能領(lǐng)域的芯片及其技術(shù)、算法與應(yīng)用無芯片不AI , 以AI芯片為載體實(shí)現(xiàn)的算力是人工智能發(fā)展水平的重要衡量標(biāo)準(zhǔn)。

廣義的AI芯片：專門用于處理人工智能應(yīng)用中大量計(jì)算任務(wù)的模塊，即面向人工智能領(lǐng)域的芯片均被稱為AI芯片。狹義的AI芯片：針對人工智能算法做了特殊加速設(shè)計(jì)的芯片。

《2022中國AI芯片行業(yè)研究報(bào)告》報(bào)告將對針對狹義的AI芯片即人工智能算法做特殊加速設(shè)計(jì)的四種主流芯片GPU、ASIC、FPGA、類腦芯片以及系統(tǒng)級AI芯片技術(shù)、實(shí)現(xiàn) AI的主流算法及在場景中的應(yīng)用情況進(jìn)行解析。

AI芯片的發(fā)展歷程：模仿人腦建立的模型和算法與半導(dǎo)體芯片發(fā)展交替進(jìn)行

人工智能算法需要在計(jì)算機(jī)設(shè)備上實(shí)現(xiàn)，而芯片又是計(jì)算機(jī)設(shè)備運(yùn)作的核心零件，因此AI芯片的發(fā)展主要依賴兩個領(lǐng)域：第一個是模仿人腦建 立的數(shù)學(xué)模型與算法，第二個是半導(dǎo)體集成電路即芯片。優(yōu)質(zhì)的算法需要足夠的運(yùn)算能力也就是高性能芯片的支持。

億歐智庫2019年發(fā)布AI芯片行業(yè)研究

報(bào)告認(rèn)為，人工智能于芯片的發(fā)展分為三個階段：第一階段由于芯片算力不足，神經(jīng)網(wǎng)絡(luò)算法未能落 地;第二階段芯片算力提升，但仍無法滿足神經(jīng)網(wǎng)絡(luò)算法需求;第三階段，GPU和新架構(gòu)的AI芯片促進(jìn)了人工智能的落地。目前，隨著第三代神經(jīng)網(wǎng)絡(luò)的出現(xiàn)，彌合了神經(jīng)科學(xué)與機(jī)器學(xué)習(xí)之間的壁壘，AI芯片正在向更接近人腦的方向發(fā)展。

基于技術(shù)架構(gòu)、部署位置及實(shí)踐目標(biāo)的AI芯片分類

AI芯片一般泛指所有用來加速AI應(yīng)用，尤其是用在基于神經(jīng)網(wǎng)絡(luò)的深度學(xué)習(xí)中的硬件。AI芯片根據(jù)其技術(shù)架構(gòu)，可分為GPU、FPGA、ASIC及類腦芯片，同時CPU可執(zhí)行通用AI計(jì)算，其中類腦芯片還處于探索階段。AI芯片根據(jù)其在網(wǎng)絡(luò)中的位置可以分為云端AI芯片、邊緣及終端AI芯片;根據(jù)其在實(shí)踐中的目標(biāo)，可分為訓(xùn)練(training)芯片和推理 (inference)芯片。

云端主要部署訓(xùn)練芯片和推理芯片，承擔(dān)訓(xùn)練和推理任務(wù)，具體指智能數(shù)據(jù)分析、模型訓(xùn)練任務(wù)和部分對傳輸帶寬要求比高的推理任務(wù);邊緣 和終端主要部署推理芯片，承擔(dān)推理任務(wù)，需要獨(dú)立完成數(shù)據(jù)收集、環(huán)境感知、人機(jī)交互及部分推理決策控制任務(wù)。

GPU：從圖形處理器到通用數(shù)據(jù)并行處理器GPU(Graphics Processing Unit)，圖形處理器最初是一種專門用于圖像處理的微處理器，隨著圖像處理需求的不斷提升，其圖像處理能力也得 到迅速提升。目前，GPU主要采用數(shù)據(jù)并行計(jì)算模式完成頂點(diǎn)渲染、像素渲染、幾何渲染、物理計(jì)算和通用計(jì)算等任務(wù)。因其超過CPU數(shù)十倍 的計(jì)算能力，已成為通用計(jì)算機(jī)和超級計(jì)算機(jī)的主要處理器。其中通用圖形處理器GPGPU(GeneralPropose Computing on GPU)常用于數(shù)據(jù) 密集的科學(xué)與工程計(jì)算中。英偉達(dá)與AMD仍占據(jù)GPU霸主地位，2018年至今，國產(chǎn)GPU也積極發(fā)展中，已有部分產(chǎn)品落地。

ASIC與FPGA: AI芯片領(lǐng)域“兵家必爭之地”

FPGA全稱是Field Programmable Gate Array：可編程邏輯門陣列，是一種“可重構(gòu)”芯片，具有模塊化和規(guī)則化的架構(gòu)，主要包含可編程 邏輯模塊、片上儲存器及用于連接邏輯模塊的克重購互連層次結(jié)構(gòu)。在較低的功耗下達(dá)到GFLOPS數(shù)量級的算力使之成為并行實(shí)現(xiàn)人工神經(jīng) 網(wǎng)絡(luò)的替代方案。ASIC(Application-Specific Integrated Circuit)是指應(yīng)特定用戶要求和特定電子系統(tǒng)的需要而設(shè)計(jì)、制造的集成電路。ASIC從性能、能效、 成本均極大的超越了標(biāo)準(zhǔn)芯片，非常適合AI計(jì)算場景，是當(dāng)前大部分AI初創(chuàng)公司開發(fā)的目標(biāo)產(chǎn)品。

ASIC與FPGA：功能與市場定位不同，競爭關(guān)系不明顯

FPGA具有開發(fā)周期短，上市速度快，可配置性等特點(diǎn)，目前被大量的應(yīng)用在大型企業(yè)的線上數(shù)據(jù)處理中心和軍工單位。ASIC一次性成本遠(yuǎn)遠(yuǎn) 高于FPGA，但由于其量產(chǎn)成本低，應(yīng)用上就偏向于消費(fèi)電子，如移動終端等領(lǐng)域。目前，處理器中開始集成FPGA，也出現(xiàn)了可編程的ASIC，同時，隨著SoC的發(fā)展，兩者也在互相融合。

基于不同硬件實(shí)現(xiàn)方式的AI芯片：系統(tǒng)級芯片

在手機(jī)、可穿戴設(shè)備等端設(shè)備中，很少有獨(dú)立的芯片，AI加速將由SoC上的一個IP實(shí)現(xiàn)。SoC(System-on-chip，片上系統(tǒng))作為ASIC設(shè)計(jì)方法學(xué)中的新技術(shù)，始于20世紀(jì)90年代中期，是以嵌入式系統(tǒng)為核心，以IP復(fù)用技術(shù)為基 礎(chǔ)，集軟、硬件于一體的集成芯片。在一個芯片上實(shí)現(xiàn)信號的傳輸、存儲、處理和I/O等功能，包含嵌入軟件及整個系統(tǒng)的全部內(nèi)容。由于高集成效能，SoC已經(jīng)成為微電子芯片發(fā)展的必然趨勢。

基于不同計(jì)算范式的AI芯片：類腦芯片

CPU/GPU/GFPGA/ASIC及SoC是目前用的較多的AI芯片，此類AI芯片大多是基于深度學(xué)習(xí)，也就是深度神經(jīng)網(wǎng)絡(luò)(DNN)，以并行方式進(jìn) 行計(jì)算的芯片，此類AI芯片又被稱為深度學(xué)習(xí)加速器。如今，模仿大腦結(jié)構(gòu)的芯片具有更高的效率和更低的功耗，這類基于神經(jīng)形態(tài)計(jì)算，也就是脈沖神經(jīng)網(wǎng)絡(luò)(SNN)的芯片為類腦芯片。目前，部分企業(yè)產(chǎn)品已進(jìn)入小批量試用階段 ,類腦芯片最快將于2023年成熟，能效比有望較當(dāng)前芯片提高2-3個數(shù)量級。

AI芯片發(fā)展：向著更低功耗、更接近人腦、更靠近邊緣的方向

現(xiàn)在用于深度學(xué)習(xí)的AI芯片(包括CPU、GPU、FPGA、ASIC)為了實(shí)現(xiàn)深度學(xué)習(xí)的龐大乘積累加運(yùn)算和并行計(jì)算的高性能，芯片面積越做越 大，帶來了成本和散熱等問題。AI芯片軟件編程的成熟度、芯片的安全，神經(jīng)網(wǎng)絡(luò)的穩(wěn)定性等問題也未能得到很好的解決，因此，在現(xiàn)有基礎(chǔ) 上進(jìn)行改進(jìn)和完善此類AI芯片仍是當(dāng)前主要的研究方向。最終，AI芯片將近一步提高智能，向著更接近人腦的高度智能方向不斷發(fā)展，并向著邊緣逐步移動以獲得更低的能耗。

AI芯片發(fā)展：計(jì)算范式創(chuàng)新方向及其硬件實(shí)現(xiàn)

AI硬件加速技術(shù)已經(jīng)逐漸走向成熟。未來可能更多的創(chuàng)新會來自電路和器件級技術(shù)的結(jié)合，比如存內(nèi)計(jì)算，類腦計(jì)算;或者是針對特殊的計(jì) 算模式或者新模型，比如稀疏化計(jì)算和近似計(jì)算，對圖網(wǎng)絡(luò)的加速;或者是針對數(shù)據(jù)而不是模型的特征來優(yōu)化架構(gòu)。同時，如果算法不發(fā)生大的變化，按照現(xiàn)在AI加速的主要方法和半導(dǎo)體技術(shù)發(fā)展的趨勢，或?qū)⒃诓贿h(yuǎn)的將來達(dá)到數(shù)字電路的極限(約1到 10TFlops/W)，往后則要靠近似計(jì)算，模擬計(jì)算，甚至是材料或基礎(chǔ)研究上的創(chuàng)新。

審核編輯：湯梓紅